JP2628564B2 - 位相固定ループ回路及び信号送受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】〔目 次〕 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１，２） 作用 実施例 （１）第１の実施例の説明（図３〜６） （２）第２の実施例の説明（図７） 発明の効果

【０００２】

【産業上の利用分野】本発明は、位相固定ループ回路及
び信号送受信装置に関するものであり、更に詳しく言え
ば受信データと送信データとのビット同期処理をして送
受信をする場合のビット同期抽出回路及びその応用装置
に関するものである。

【０００３】近年、音声，画像及びデータ等の多種類の
通信サービスを一元的に行う総合デジタル通信サービス
網（以下単にＩＳＤＮ網という）に、デジタル信号の位
相固定ループ回路（以下単にＤＰＬＬ回路という）を内
蔵した信号送受信装置が利用されている。

【０００４】これによれば、該ＤＰＬＬ回路では位相進
み検出信号又は位相遅れ検出信号に基づいて一つの固定
された内部制御信号がその同期保護／制御回路から分周
器に出力されている。このため、同期保護段数を必要以
上に多くして、それが固定値にされると、同期引き込み
期間が長くなる。

【０００５】また、逆に、同期保護段数を必要以下に少
なくして、それが固定値にされると、同期抽出クロック
が過敏に補正される。これにより、当該ＤＰＬＬ回路を
内蔵したデジタル信号送受信装置の信頼度が低下をする
ことがある。

【０００６】そこで、同期保護段数を固定値にすること
なく、それを自動的に切り換えて、受信時の同期引き込
み時間の短縮化を図り、送信時の過敏な位相修正を極力
抑制して当該応用装置の信頼度の向上を図ることができ
る回路及び装置が望まれている。

【０００７】

【従来の技術】図８，９は、従来例に係る説明図であ
る。図８（ａ），（ｂ）は、従来例に係るデジタル信号
の位相固定ループ回路の説明図を示している。

【０００８】図８（ａ）は、デジタル信号の位相固定ル
ープ回路が適用される通信装置の説明図を示している。

【０００９】図８（ａ）において、音声，画像及びデー
タ等の多種類の通信サービスを一元的に行うＩＳＤＮ網
に使用されるデジタル信号送受信装置１０は、全２重通
信方式の場合、その受信用通信線路Ｌ１とその送信用通
信線路Ｌ２に接続される。また、該信号送受信装置１０
がスレイブ（副送受信装置）装置となる場合には、マス
タ（主信号送受信装置）装置から送信処理される信号
（スレイブ装置側では、受信信号ＲXDとなる）より抽出
した同期抽出クロックΦ２に同期させて、受信信号ＲXD
の受信処理や送信信号ＯXD信号の送信処理をするように
通信規約（共通プロトコル）に定められている。

【００１０】なお、デジタル信号のＤＰＬＬ回路６は、
通信規約を遵守すべく該信号送受信装置１０内に設けら
れたものであり、受信用通信線路Ｌ１に伝送される受信
信号ＲXDを符号変換器５を介して入力し、該信号ＲXDか
ら同期抽出クロックΦ２を検出し、それを固定出力する
ものである。

【００１１】図８（ｂ）は、デジタル信号の位相固定ル
ープ回路の構成図を示している。図８（ｂ）において、
同期抽出クロックΦ２を固定出力するＤＰＬＬ回路６
は、位相比較回路１，同期保護／制御回路２及び分周器
３から成る。

【００１２】当該回路６の機能は、受信信号ＲXDと同期
抽出信号Φ２とが比較され、その結果となる位相進み検
出信号ＳΦ1 又は位相遅れ検出信号ＳΦ2 が位相比較回
路１から同期保護／制御回路２に出力される。また、同
期保護／制御回路２では、位相進み検出信号ＳΦ1 又は
位相遅れ検出信号ＳΦ2 に基づいて一つの固定された内
部制御信号ＳＲが該回路２から分周器３に出力される。
これにより、該内部制御信号ＳＲに基づいて同期抽出ク
ロックΦ２が分周手段３から固定出力され、マスタ装置
から送信処理される信号と当該スレイブ装置から出力さ
れる送信信号ＯXDの送信クロック信号とが同期される。

【００１３】

【発明が解決しようとする課題】ところで従来例のＤＰ
ＬＬ回路６によれば、位相進み検出信号ＳΦ1 又は位相
遅れ検出信号ＳΦ2 に基づいて一つの固定された内部制
御信号ＳＲが同期保護／制御回路２から分周器３に出力
されている。これは、通信回線上のノイズの影響を除去
するために、通信回線の物理的条件（規格）に合わせ
て、位相固定ループを補正する同期保護段数が固定値に
されたためである。

【００１４】このため、図９（ｂ）に示すように同期引
き込み期間Ｔが長くなるという第１の問題がある。すな
わち、図９（ａ）に示すような同期保護／制御回路の構
成図において、位相進み検出信号ＳΦ1 又は位相遅れ検
出信号ＳΦ2 が位相比較回路１から同期保護／制御回路
２のステートマシン２Ａに出力されると、受信信号ＲXD
の位相と同期抽出クロックΦ２の位相とに基づいて同期
保護カウンタ２Ｂにカウントアップ信号ＵＰ又はカウン
トクリア信号ＣLRが出力される。

【００１５】例えば、同期保護段数＝４が固定値として
設定されていると仮定した場合には、図９（ｂ）に示す
ような信号波形図において、受信時の受信信号ＲXDの位
相と同期抽出クロックΦ２の位相との最初の位相のずれ
Δφ１が４回続くと、該カウンタ２Ｂから内部制御信号
ＳＲがタイミング発生器２Ｃに出力される。ここで、同
期保護段数とは位相固定ループ回路を補正する際のカウ
ンタ設定値をいう。これにより、該発生器２Ｃから出力
される内部制御信号ＳＲと、サンプリングクロックΦ１
に基づいて８分周器４から出力される分周器カンウト値
０〜７とに基づいて同期抽出クロックΦ２の位相が補正
される。同様に、受信信号ＲXDの位相と補正後の同期抽
出クロックΦ２の位相との２番目の位相のずれΔφ２が
４回続くと、該カウンタ２Ｂから内部制御信号Ｃがタイ
ミング発生器２Ｃに出力され、その同期抽出クロックΦ
２の位相が補正される。順次、位相のずれΔφ３，Δφ
４が「０」となるように補正されることにより、同期抽
出クロックΦ２が分周手段３から固定出力され、マスタ
装置から送信処理される信号（＝受信信号ＲXD）に係る
送信クロック信号と当該スレイブ装置から出力される送
信信号ＯXDの送信クロック信号とが同期状態にされる。

【００１６】このことで、同期保護段数を必要以上に多
くして、それを固定値にすると、受信時に生じてた位相
のずれΔφ１〜Δφ４を「０」に補正するまでの期間，
すなわち、同期引き込み期間Ｔが長くなるというもので
ある。

【００１７】また、逆に、同期保護段数を必要以下に少
なくして、それを固定値にすると、図９（ｃ）に示すよ
うに同期抽出クロックΦ２が過敏に補正されるという第
２の問題がある。例えば、同期保護段数＝１が固定値と
して設定されていると仮定した場合には、図９（ｃ）に
示すような信号波形図において、受信時のマスタ装置か
ら送信処理される信号（＝受信信号ＲXDに係る送信クロ
ック信号φ０）にノイズ６が混入していると、該ノイズ
受信時毎に、同期抽出クロックΦ２が補正され、当該ス
レイブ装置からマスタ装置に出力される送信信号ＯXDに
ジッタが発生するものである。ここで、ジッタとは同期
抽出クロックΦ２が過敏に補正されることからその送信
クロック信号が不安定となって、送信信号ＯXDが揺らぐ
状態をいう。

【００１８】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号送受信装置の信頼度が低下をするという問
題がある。

【００１９】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、位相固定ループを補正する同期保
護段数を固定値にすることなく、それを自動的に切り換
えて、受信時の同期引き込み時間の短縮化を図り、送信
時の過敏な位相修正を極力抑制して当該応用装置の信頼
度の向上を図ることが可能となる位相固定ループ回路及
び信号送受信装置の提供を目的とする。

【００２０】

【課題を解決するための手段】図１は、本発明に係る位
相固定ループ回路の原理図であり、図２は、本発明に係
る信号送受信装置の原理図をそれぞれ示している。

【００２１】本発明の位相固定ループ回路は図１に示す
ように、入力信号ＲＸＤと、当該位相固定ループ回路の
出力信号φ２とを比較して位相進み又は位相遅れ検出信
号Ｓφ１、Ｓφ２を出力する位相検出手段１１と、前記
位相進み又は位相遅れ検出信号Ｓφ１、Ｓφ２が所定の
同期保護段数に相当する回数入力されたとき、内部制御
信号ＳＲを出力する同期保護制御手段１２と、前記内部
制御信号ＳＲに基づいて前記入力信号ＲＸＤと出力信号
φ２との位相差を解消する補正手段（分周手段１３）と
を備えた位相固定ループ回路であって、前記同期保護段
数制御手段１２が、所定の入力信号ＳＥＬに応じて前記
同期保護段数を任意に設定することができる保護段数切
り換え手段（信号選択手段12Ａ）22Ｃを有することを特
徴とする。

【００２２】本発明の位相固定ループ回路において、前
記同期保護段数を、受信又は送信を区別する信号に基づ
いて可変する保護段数切り換え手段（信号選択手段12
Ａ）22Ｃを設けていることを特徴とする。本発明の位相
固定ループ回路において、前記位相検出手段１１および
補正手段は、前記出力信号φ２の周波数よりも高い周波
数の基準信号に基づいて信号処理することを特徴とす
る。

【００２３】本発明の信号送受信装置は図２に示すよう
に、受信信号ＲＸＤを受信処理する受信手段１４と、前
記受信信号から該受信信号に同期した同期抽出信号φ２
を抽出する位相固定ループ手段１５と、前記同期抽出信
号に基づいて送信信号ＯＸＤを送信処理する送信手段１
６と、前記受信手段１４、位相固定ループ手段１５及び
送信手段１６の入出力を制御する制御手段１７とを具備
し、前記位相固定ループ手段１５が本発明のいずれかの
位相固定ループ回路から成ることを特徴とする。

【００２４】なお、前記信号送受信装置において、前記
位相固定ループ手段１５が前記受信手段１４から出力さ
れる同期確立中又は試受信中を示す第１の送／受信状態
信号ＳEL１に基づいて受信信号ＲXDから同期抽出信号Φ
２の抽出処理をすることを特徴とする。

【００２５】また、前記信号送受信装置において、前記
位相固定ループ手段１５が前記送信手段１６から出力さ
れる送信中を示す第２の送／受信状態信号ＳEL２に基づ
いて受信信号ＲXDから同期抽出信号Φ２の抽出処理をす
ることを特徴とする。

【００２６】さらに、前記信号送受信装置において、前
記位相固定ループ手段１５が前記制御手段１７から出力
される同期確立中又は試受信中を示す第３の送／受信状
態信号ＳEL３に基づいて受信信号ＲXDから同期抽出信号
Φ２の抽出処理をすることを特徴とし、上記目的を達成
する。

【００２７】

【作 用】本発明の位相固定ループ回路では、位相検出
手段１１からの位相進み又は位相遅れ検出信号の入力回
数が、保護段数切り換え手段22Ｃにより設定された保護
段数に到達したとき、同期保護制御手段１２からの内部
制御信号を入力した補正手段によって、入力信号と位相
固定ループ回路の出力信号との位相差を無くすことがで
きるので、信号の受信時と送信時とで位相差の補正タイ
ミングを適正に調整することができる。

【００２８】例えば、基準信号Φ１に基づいて信号受信
時の受信信号ＲXDと分周手段１３から帰還される同期抽
出信号Φ２とが比較され、両者間の位相進み検出信号Ｓ
Φ1又は位相遅れ検出信号ＳΦ2 が位相検出手段１１か
ら同期保護制御手段１２に出力される。これにより、位
相進み検出信号ＳΦ1又は位相遅れ検出信号ＳΦ2 に基
づく複数の同期保護制御信号Ｃｉの内から一つの同期保
護制御信号Ｃｉに基づく内部制御信号ＳＲが同期保護制
御手段１２から分周手段１３に選択出力される。

【００２９】すなわち、同期保護制御手段１２におい
て、位相進み検出信号ＳΦ1 又は位相遅れ検出信号ＳΦ
2 が同期保護制御手段１２に入力されると、信号受信時
には、受信信号ＲXDの位相と同期抽出クロックΦ２の位
相とに基づいて同期保護段数を少なくするような内容の
同期保護制御信号Ｃｉが選択され、それに基づく内部制
御信号ＳＲが補正手段（分周手段１３）に出力される。
この際に、同期保護制御手段１２に設けられた保護段数
切り換え手段（信号選択手段12Ａ）22Ｃにより，例え
ば、送／受信状態信号ＳELに基づいて同期保護段数＝１
にするような内容の同期保護制御信号Ｃｉが選択され
る。

【００３０】また、信号送信時には、受信信号ＲXDの位
相と同期抽出クロックΦ２の位相とに基づいて同期保護
段数を多くするような内容の同期保護制御信号Ｃｉが選
択され、それに基づく内部制御信号ＳＲが補正手段（分
周手段１３）に出力される。この際に、保護段数切り換
え手段（信号選択手段12Ａ）22Ｃにより、例えば、送／
受信状態信号ＳELに基づいて同期保護段数＝４にするよ
うな内容の同期保護制御信号Ｃｉが選択される。

【００３１】このため、従来例のように位相固定ループ
を補正する同期保護段数を固定値にすることなく、基準
信号Φ１と送／受信状態信号ＳELとに基づいて同期保護
段数の自動切り換えを行うことが可能となる。

【００３２】これにより、受信時の同期引き込み時間の
短縮化を図り、送信時の過敏な位相修正を極力抑制して
当該応用装置の信頼度の向上を図ることが可能となる。

【００３３】また、本発明の信号送受信装置によれば、
図２に示すように、受信手段１４，位相固定ループ手段
１５，送信手段１６及び制御手段１７が具備され、該位
相固定ループ手段１５が本発明に係る位相固定ループ回
路から成っている。

【００３４】例えば、受信用通信線路Ｌ１から受信手段
１４に受信信号ＲXDが受信処理されると、該受信手段１
４から出力される同期確立中又は試受信中を示す第１の
送／受信状態信号ＳEL１に基づいて位相固定ループ手段
１５から制御手段１７に同期抽出信号Φ２が抽出処理さ
れる。これにより、同期抽出信号Φ２に基づく送信信号
ＯXDが制御手段１７を介して送信手段１６から送信用通
信線路Ｌ２に出力処理される。

【００３５】このため、第１の送／受信状態信号ＳEL１
に基づいて，例えば、同期保護段数＝１が可変値として
設定された場合、従来例のような受信時の受信信号ＲXD
の位相と同期抽出クロックΦ２の位相との間に、最初の
位相のずれが生じていた場合に、その１回のみの検出
で、該同期保護／制御手段１２から制御解除信号ＳＲが
分周手段１３に出力される。これにより、同期抽出クロ
ックΦ２の最初の位相のずれに係る補正が即刻行われ、
同様に、受信信号ＲXDの位相と補正後の同期抽出クロッ
クΦ２の２番目の位相のずれに対しても、その１回のみ
の検出で、内部制御信号Ｃが分周手段１３に出力され
る。また、同期抽出クロックΦ２の２番目の位相のずれ
に係る補正が即刻行われ、順次、３，４番目の位相のず
れが「０」となるように補正される。これにより、同期
抽出クロックΦ２が分周手段３から固定出力され、マス
タ装置から送信処理される信号（＝受信信号ＲXDに係る
送信クロック信号）と当該スレイブ装置から出力される
送信信号ＯXDの送信クロック信号とが同期状態にされ
る。

【００３６】このことから受信時には、同期保護段数を
必要最低限に設定することにより該受信時に生じてた位
相のずれを「０」に補正するまでの期間，すなわち、同
期引き込み期間Ｔを従来例に比べて短くすることが可能
となる。

【００３７】また、逆に、第１の送／受信状態信号ＳEL
１に基づいて同期保護段数の最適値が設定されることに
より、従来例のような同期抽出クロックΦ２の過敏な補
正を極力回避することが可能となる。例えば、信号送信
時に、受信時よりも多い同期保護段数＝４が設定される
と、送信時のマスタ装置から送信処理される信号（＝受
信信号ＲXDに係る送信クロック信号φ０）にノイズが混
入していた場合であっても、該ノイズ受信状態が４回継
続して入力されないと、同期保護制御手段１２では位相
固定ループの補正処理に移行されない。

【００３８】このため、送信時には従来例のような同期
抽出クロックΦ２の過敏な補正処理が極力回避される。
このことから、当該スレイブ装置からマスタ装置に出力
される送信信号ＯXDに発生していた従来例のようなジッ
タを極力抑制することが可能となる。

【００３９】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号送受信装置の信頼度の向上を図ることが可
能となる。

【００４０】なお、送信手段１６から出力される送信中
を示す第２の送／受信状態信号ＳEL２や制御手段１７か
ら出力される同期確立中又は試受信中を示す第３の送／
受信状態信号ＳEL３に基づいて受信信号ＲXDから同期抽
出信号Φ２の抽出処理をすることにより、同様な効果が
得られる。

【００４１】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図３〜７は、本発明の各実施例に係る位
相固定ループ回路及び信号送受信装置を説明する図であ
る。 （１）第１の実施例の説明 図３は、本発明の第１の実施例に係るデジタル信号の位
相固定ループ回路の構成図であり、図４〜５はその動作
説明図をそれぞれ示している。

【００４２】図３において、送／受信状態信号ＳELに基
づいて同期保護段数を適宜可変し、同期抽出クロックΦ
２を固定出力するデジタル信号の位相固定ループ回路
（以下単にＤＰＬＬ回路という）は、位相比較回路２
１，同期保護／制御回路２２及び８分周器２３から成
る。

【００４３】すなわち、位相比較回路２１は位相検出手
段１１の一実施例であり、エッジ検出回路21Ａ及び位相
比較器21Ｂから成る。エッジ検出回路21Ａは、基準信号
（以下単に原振ともいう）Φ１の一例となるサンプリン
グクロックに基づいて受信信号ＲXDの変化点（立ち上が
り）を検出し、エッジ検出信号ＳＥを位相比較器21Ｂに
出力するものである。位相比較器21Ｂは、エッジ検出信
号ＳＥに基づいて８分周器２３から帰還された同期抽出
クロックΦ２の位相進み又は位相遅れを検出し、その位
相進み検出信号ＳΦ1 又は位相遅れ検出信号ＳΦ2 を同
期保護／制御回路２２のステートマシン22Ａに出力する
ものである。

【００４４】同期保護／制御回路２２は同期保護制御手
段１２の一実施例であり、ステートマシン22Ａ，同期保
護カウンタ22Ｂ，保護段数切り換え回路22Ｃ及びタイミ
ング発生器22Ｄから成る。ステートマシン22Ａは位相進
み検出信号ＳΦ1 又は位相遅れ検出信号ＳΦ2 に基づい
て同期保護カウンタ22Ｂに、カウントアップ信号ＵＰ又
はカウントクリア信号ＣLRを出力するものである。ま
た、ステートマシン22Ａはタイミング発生器Ｄに位相状
態信号Ｆ／Ｌを出力するものである。

【００４５】同期保護カウンタ22Ｂは、両信号ＵＰ，Ｃ
LRに基づいて同期保護制御信号Ｃｉの一例となる複数の
カウント値Ｃ１〜Ｃｎを保護段数切り換え回路22Ｃに出
力するものである。

【００４６】保護段数切り換え回路22Ｃは信号選択手段
12Ａの一実施例であり、送／受信状態信号ＳELに基づい
て同期保護段数を適宜可変するものである。なお、該切
り換え回路22Ｃは従来例には無く、本発明の位相固定ル
ープ回路に設けられるものである。例えば、送／受信状
態信号ＳELに基づいて第１〜第ｎのカウント値Ｃ１〜Ｃ
ｎの中からその１つのカウント値Ｃｉをタイミング発生
器Ｄに出力するものである。なお、信号受信時には、同
期保護段数を少なくする内容のカウント値Ｃｉを出力
し、信号送信時にはそれを多くする内容のカウント値Ｃ
ｊを出力するものである。

【００４７】タイミング発生器22Ｄは、ステートマシン
22Ａから出力される位相状態信号Ｆ／Ｌ，８分周器２３
から出力される分周器カウント値０〜７及び最適なカウ
ント値Ｃｉに基づいて８分周器２３に内部制御信号ＳＲ
の一例となるリセット信号を出力するものである。

【００４８】８分周器２３は分周手段１３の一実施例で
あり、サンプリングクロックΦ１とリセット信号ＳＲと
に基づいて同期抽出信号Φ２の一例となる同期抽出クロ
ックを，例えば、上位の制御回路等に出力するものであ
る。例えば、受信信号ＲXDに比べて当該位相固定ループ
回路の同期抽出クロックΦ２が遅れている場合には、そ
れを進めるように８分周器２３が自動制御され、反対
に、受信信号ＲXDに比べて当該位相固定ループ回路の同
期抽出クロックΦ２が進んでいる場合には、それを遅ら
せるように８分周器２３が自動制御される。なお、本発
明の実施例に係る位相固定ループ回路は基準信号Φ１が
８分周され、１／８の分解能を有している。

【００４９】このようにして、本発明の第１の実施例に
係るデジタル信号の位相固定ループ回路によれば、図３
に示すように位相比較回路２１，同期保護／制御回路２
２及び８分周器２３が具備され、該同期保護／制御回路
２２がステートマシン22Ａ，同期保護カウンタ22Ｂ，保
護段数切り換え回路22Ｃ及びタイミング発生器22Ｄから
成っている。

【００５０】例えば、図４（ａ）に示すようなＤＰＬＬ
回路の位相比較回路２１の動作タイムチャートにおい
て、まず、信号受信時の受信信号ＲXDの立ち上がりが
基準信号Φ１の立ち上がりに同期してエッジ検出回路
21Ａにより検出され、そのエッジ検出信号ＳＥが位相比
較回路21Ｂに出力される。ここで、当該受信信号ＲXDの
立ち上がりが８分周器２３から帰還される同期抽出ク
ロックΦ２に比べて位相のずれΔφを生じているものと
仮定する。

【００５１】また、位相比較器21Ｂでは、図４（ｂ）に
示すようなＤＰＬＬ回路の動作タイムチャートにおい
て、同期抽出クロックΦ２の進み又は遅れ状態が基準信
号φ１とエッジ検出信号ＳＥとに基づいて比較され、両
者間の位相進み検出信号ＳΦ1又は位相遅れ検出信号Ｓ
Φ2 が位相比較器21Ｂから同期保護制御回路２２のステ
ートマシン22Ａに出力される。

【００５２】これにより、図５（ａ）に示すような当該
ＤＰＬＬ回路から同期保護制御回路２２と８分周器２３
とを抽出した構成図において、位相進み検出信号ＳΦ1
又は位相遅れ検出信号ＳΦ2 に基づく複数の同期保護カ
ウント値Ｃout1，Ｃout2…の内から一つの該カウント値
Ｃout1に基づくリセット信号ＳＲが該同期保護制御回路
２２から８分周器２３に出力される。

【００５３】すなわち、同期保護制御回路２２におい
て、位相進み検出信号ＳΦ1 又は位遅れ検出信号ＳΦ2
が該同期保護カウンタ22Ｂに入力されると、信号受信時
には、受信信号ＲXDの位相と同期抽出クロックΦ２の位
相とに基づいて位相固定ループ回路を補正する同期保護
段数を少なくするような内容のカウント値Ｃout1が選択
される。例えば、同期保護制御回路２２に設けられた保
護段数切り換え回路22Ｃにより送／受信状態信号ＳELに
基づいて同期保護段数＝１にするような内容のカウント
値Ｃout1がタイミング発生器22Ｄに選択出力される。

【００５４】この際に、図５（ｂ）に示すような当該同
期保護制御回路２２の状態遷移図において、ステートマ
シン22Ａは受信信号ＲXDに比べて当該位相固定ループ回
路の同期抽出クロックΦ２の進みを検出している状態で
は、それが遅れるようにカウントアップ信号ＵＰが同期
保護カウンタ21Ｂに出力され、反対に、受信信号ＲXDに
比べて当該位相固定ループ回路の同期抽出クロックΦ２
が遅れている場合には、それを進ませるようにカウント
クリア信号ＣLRが同期保護カウンタ21Ｂに出力される。
これにより、ステートマシン22Ａから出力された状態制
御信号Ｆ／Ｌとタイミング発生器22Ｄに選択出力された
カウント値Ｃout1とに基づくリセット信号ＳＲが８分周
器２３に出力される。

【００５５】また、８分周器２３では、図６（ａ）に示
すような当該分周器の動作タイムチャートにおいて、タ
イミング発生器22Ｄから出力された遅れ補正パルスとな
るリセット信号ＳＲに基づいて８分周器の内部カウント
値＝「０」が二度計数され、再度「０」から「７」まで
計数される。すなわち、同期抽出クロックΦ２の遅れを
補正する場合には、サンプリングクロックΦ１とリセッ
ト信号ＳＲとに基づいて８分周器２３により受信信号Ｒ
XDの１ビットレートに１原振周期が加算される。

【００５６】なお、同期抽出クロックΦ２の進すみを補
正する場合には、タイミング発生器22Ｄから出力された
進み補正パルスとなるリセット信号ＳＲに基づいて８分
周器の内部カウント値＝「７」が省略され、該カウント
値＝「６」の次に「０」から「７」まで計数される。す
なわち、同期抽出クロックΦ２の進みを補正する場合に
は、サンプリングクロックΦ１とリセット信号ＳＲとに
基づいて８分周器２３により受信信号ＲXDの１ビットレ
ートから１原振周期が減算される。

【００５７】この際の１ビットレートとは図６（ｂ）に
おいて、同期抽出クロックΦ２の一周期に相当し、該一
周期中に受信信号ＲXDが伝送される一単位をいう。これ
により、受信信号ＲXDの立ち上がりと８分周器２３か
ら帰還される同期抽出クロックΦ２との間に生じていた
位相のずれΔφが無くなり両信号ＲXD，Φ２とが同期状
態となる。

【００５８】また、信号送信時には、受信信号ＲXDの位
相と同期抽出クロックΦ２の位相とに基づいて位相固定
ループ回路を補正する同期保護段数を多くするような内
容のカウント値Ｃout4が選択される。例えば、同期保護
制御回路２２に設けられた保護段数切り換え回路22Ｃに
より送／受信状態信号ＳELに基づいて同期保護段数＝４
にするような内容のカウント値Ｃout4に基づくリセット
信号ＳＲが８分周器２３に出力される。

【００５９】なお、この際のステートマシン22Ａの機能
については、先の同期保護制御回路の状態遷移と同様の
ため説明を省略する（図５（ｂ）参照）。

【００６０】このことで、従来例のように位相固定ルー
プを補正する同期保護段数を固定値にすることなく、送
／受信状態信号ＳELに基づいて同期保護段数の自動切り
換えを行うことが可能となる。

【００６１】これにより、受信時の同期引き込み時間の
短縮化が図られ、送信時の過敏な位相修正が極力抑制さ
れて、当該応用装置の信頼度の向上を図ることが可能と
なる。 （２）第２の実施例の説明 図７は、本発明の第２の実施例に係るデジタル信号の送
受信装置の構成図を示している。

【００６２】例えば、音声，画像及びデータ等の多種類
の通信サービスを一元的に行うＩＳＤＮ網に使用される
デジタル信号の送受信装置は、図７において、全２重通
信方式の場合、受信入力ユニット２４，ＤＰＬＬ回路２
５，送信出力ユニット２６，データ端末制御ユニット２
７，キーボード２８及びディスプレイ２９等から成る。

【００６３】すなわち、受信入力ユニット２４は受信手
段１４の一実施例であり、受信信号ＲXDを受信して、そ
の復調処理をし、その受信データＤINをデータ端末制御
ユニット２７に出力するものである。また、受信入力ユ
ニット２４は受信用通信線路Ｌ１に接続され、通信規約
（共通プロトコル）に基づいて、受信信号ＲXDの受信処
理をするものである。なお、受信入力ユニット２４は、
本発明の実施例ではＤＰＬＬ回路２５に同期確立中又は
試受信中（シンクキャラクタ信号中）を示す第１の送／
受信状態信号ＳEL１を出力するものである。

【００６４】ＤＰＬＬ回路２５は位相固定ループ手段１
５の一実施例であり、第１〜第３の送／受信状態信号Ｓ
EL１〜ＳEL３のいずれか一つに基づいて受信信号ＲXDか
ら同期抽出クロックΦ２の抽出をして、それをデータ端
末制御ユニット２７に出力をするものである。なお、Ｄ
ＰＬＬ回路２５が本発明の第１の実施例に係るデジタル
信号の位相固定ループ回路から成っている。例えば、当
該信号送受信装置がスレイブ（副送受信装置）装置とな
る場合には、マスタ（主信号送受信装置）装置から送信
処理される信号（スレイブ装置側では、受信信号ＲXDと
なる）より抽出した同期抽出クロックΦ２をデータ端末
制御ユニット２７に出力するものである。

【００６５】送信出力ユニット２６は送信手段１６の一
実施例であり、同期抽出クロックΦ２に基づいて送信デ
ータＤOUT の変調処理等をして、それを送信信号ＯXDと
して出力をするものである。なお、送信出力ユニット２
６は送信用通信線路Ｌ２に接続され、共通プロトコルに
基づいて、送信信号ＯXDの送信処理をするものである。
また、送信出力ユニット２６は他の実施例では送信中を
示す第２の送／受信状態信号ＳEL２をＤＰＬＬ回路２５
に出力するものである。

【００６６】データ端末制御ユニット２７は制御手段１
７の一実施例であり、受信入力ユニット２４，ＤＰＬＬ
回路２５，送信出力ユニット２６，キーボード２８及び
ディスプレイ２９の入出力を制御するものである。例え
ば、ユーザの入力する送信データＤOUT を送信出力ユニ
ット２６に出力制御をしたり、受信入力ユニット２４か
ら出力される受信データＤINの入力制御をするものであ
る。なお、データ端末制御ユニット２７は他の実施例で
は同期確立中又は試受信中を示す第３の送／受信状態信
号ＳEL３をＤＰＬＬ回路２５に出力するものである。

【００６７】キーボード２８は、ユーザが希望する被伝
送データやデータ伝送等に係る制御データを入力するも
のである。ディスプレイ２９は送信データＤOUT や受信
データＤINの表示データに基づいて表示処理をするもの
である。

【００６８】このようにして、本発明の第２の実施例に
係る信号送受信装置によれば、図７に示すように、受信
入力ユニット２４，ＤＰＬＬ回路２５，送信出力ユニッ
ト２６，データ端末制御ユニット２７，キーボード２８
及びディスプレイ２９が具備され、該ＤＰＬＬ回路２５
が本発明に係るデジタル信号の位相固定ループ回路から
成っている。

【００６９】例えば、受信用通信線路Ｌ１から受信入力
ユニット２４に受信信号ＲXDが受信処理されると、該受
信入力ユニット２４から出力される同期確立中又はシン
クキャラクタ受信中を示す第１の送／受信状態信号ＳEL
１に基づいてＤＰＬＬ回路２５からデータ端末制御ユニ
ット２７に同期抽出クロックΦ２が抽出処理される。こ
れにより、同期抽出クロックΦ２に基づく送信信号ＯXD
がデータ端末制御ユニット２７を介して送信出力ユニッ
ト２６から送信用通信線路Ｌ２に出力処理される。

【００７０】このため、第１の送／受信状態信号ＳEL１
に基づいて，例えば、同期保護段数＝１が可変値として
設定された場合、従来例のような受信時の受信信号ＲXD
の位相と同期抽出クロックΦ２の位相との間に、最初の
位相のずれが生じていた場合に、その１回のみの検出
で、該同期保護／制御回路２２から同期保護カウンタ値
Ｃout1に基づくリセット信号ＳＲが８分周器２３に出力
される。これにより、同期抽出クロックΦ２の最初の位
相のずれに係る補正が即時に行われ、同様に、受信信号
ＲXDの位相と補正後の同期抽出クロックΦ２の２番目の
位相のずれが１回のみの検出で、該リセット信号ＳＲが
８分周器２３に出力される。また、同期抽出クロックΦ
２の２番目の位相のずれに係る補正が即時に行われ、順
次、３，４番目の位相のずれが「０」となるように補正
される。これにより、同期抽出クロックΦ２が８分周器
２３から固定出力され、マスタ装置から送信処理される
信号（＝受信信号ＲXDに係る送信クロック信号φ０）と
当該スレイブ装置から出力される送信信号ＯXDの送信ク
ロック信号とが早期に同期状態にされる。

【００７１】このことから受信時には、同期保護段数を
必要最低限に設定することにより該受信時に生じてた位
相のずれを「０」に補正するまでの期間，すなわち、同
期引き込み期間Ｔを従来例に比べて短くすることが可能
となる。

【００７２】また、逆に、第１の送／受信状態信号ＳEL
１に基づいて同期保護段数の最適値が設定されることに
より、従来例のような同期抽出クロックΦ２の過敏な補
正を極力回避することが可能となる。例えば、信号送信
時に、受信時よりも多い同期保護段数＝４が設定される
と、送信時のマスタ装置から送信処理される信号（＝受
信信号ＲXDに係る送信クロック信号φ０）にノイズが混
入していた場合であっても、該ノイズ受信状態が４回継
続して入力されないと、同期保護制御回路２２では位相
固定ループの補正処理に移行されない。

【００７３】このため、送信時には従来例のような同期
抽出クロックΦ２の過敏な補正処理が極力回避される。
このことから、当該スレイブ装置からマスタ装置に出力
される送信信号ＯXDに発生していた従来例のようなジッ
タを極力抑制することが可能となる。

【００７４】これにより、当該ＤＰＬＬ回路を内蔵した
デジタル信号の送受信装置の信頼度の向上を図ることが
可能となる。

【００７５】なお、本発明の第２の実施例では、第１の
送／受信状態信号ＳEL１に基づいて同期抽出クロックΦ
２を抽出する場合について説明をしたが、送信出力ユニ
ット２６から出力される送信中を示す第２の送／受信状
態信号ＳEL２やデータ端末制御ユニット２７から出力さ
れる同期確立中又は試受信中を示す第３の送／受信状態
信号ＳEL３に基づいて受信信号ＲXDから同期抽出クロッ
クΦ２の抽出処理をすることによっても、同様な効果が
得られる。

【００７６】

【発明の効果】以上説明したように、本発明の位相固定
ループ回路では、位相検出手段からの位相進み又は位相
遅れ検出信号の入力回数が、保護段数切り換え手段によ
り設定された保護段数に到達したとき、同期保護制御手
段からの内部制御信号を入力した補正手段によって、入
力信号と位相固定ループ回路の出力信号との位相差を無
くすことができるので、信号の受信時と送信時とで位相
差の補正タイミングを適正に調整することができる。

【００７７】このため、受信信号と同期抽出信号との間
の位相進み検出信号又は位相遅れ検出信号に基づく複数
の同期保護制御信号の内から選択された一つの同期保護
制御信号に基づく内部制御信号に基づいて分周手段を自
動制御をすることが可能となる。このことで、従来例の
ように位相固定ループを補正する同期保護段数を固定値
にすることなく、基準信号と送／受信状態信号とに基づ
いて同期保護段数の自動切り換えを行うことが可能とな
る。

【００７８】また、本発明の信号送受信装置によれば受
信手段，位相固定ループ手段，送信手段及び制御手段が
具備され、該位相固定ループ手段が本発明に係る位相固
定ループ回路から成っている。

【００７９】このため、受信時には、同期保護段数を必
要最低限に設定することにより同期引き込み期間を従来
例に比べて短くすることが可能となる。また、逆に、第
１，第２又は第３の送／受信状態信号に基づいて同期保
護段数の最適値が設定されることにより、従来例のよう
な同期抽出クロックの過敏な補正を極力回避することが
可能となる。このことで、従来例のようなジッタを極力
抑制することが可能となる。

【００８０】これにより、位相固定ループ回路の信頼性
が向上することから総合デジタル通信サービス網に適用
する高信頼度かつ高品質のデータ通信送受信装置の提供
に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明に係る位相固定ループ回路の原理図であ
る。

【図２】本発明に係る信号送受信装置の原理図である。

【図３】本発明の第１の実施例に係るデジタル信号の位
相固定ループ回路の構成図である。

【図４】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その１）である。

【図５】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その２）である。

【図６】本発明の第１の実施例に係るＤＰＬＬ回路の動
作説明図（その３）である。

【図７】本発明の第２の実施例に係るデジタル信号の送
受信装置の構成図である。

【図８】従来例に係るデジタル信号の位相固定ループ回
路の説明図である。

【図９】従来例に係る問題点を説明する回路構成図及び
信号波形図である。

【符号の説明】

１１…位相検出手段、 １２…同期保護制御手段、 １３…分周手段、 １４…受信手段、 １５…位相固定ループ手段、 １６…送信手段、 １７…制御手段、 12Ａ…信号選択手段、 ＲXD…受信信号、 ＳΦ1 …位相進み検出信号、 ＳΦ2 …位相遅れ検出信号、 ＳＲ…内部制御信号、 Φ２…同期抽出信号、 ＳEL，ＳEL１〜ＳEL３…送／受信状態信号，第１〜第３
の送／受信状態信号、 Ｃｉ…同期保護制御信号、 ＯXD…送信信号、 Ｌ１…受信用通信線、 Ｌ２…送信用通信線。

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号（ＲＸＤ）と当該位相固定ルー
   プ回路の出力信号（φ２）とを比較して位相進み又は位
   相遅れ検出信号（Ｓφ１、Ｓφ２）を出力する位相検出
   手段（１１）と、前記位相進み又は位相遅れ検出信号
   （Ｓφ１、Ｓφ２）が所定の同期保護段数に相当する回
   数入力されたとき、内部制御信号（ＳＲ）を出力する同
   期保護制御手段（１２）と、前記内部制御信号（ＳＲ）
   に基づいて前記入力信号（ＲＸＤ）と出力信号（φ２）
   との位相差を解消する補正手段とを備えた位相固定ルー
   プ回路であって、 前記同期保護段数制御手段（１２）が、送／受信状態信
   号（ＳＥＬ）に応じて前記同期保護段数を任意に設定す
   ることができる保護段数切り換え手段（２２Ｃ）を有す
   ることを特徴とする位相固定ループ回路。
2. 【請求項２】 前記同期保護段数を、受信又は送信を区
   別する信号に基づいて可変する保護段数切り換え手段
   （22Ｃ）を設けていることを特徴とする請求項１に記載
   の位相固定ループ回路。
3. 【請求項３】 前記位相検出手段（１１）および補正手
   段は、前記出力信号（φ２）の周波数よりも高い周波数
   の基準信号に基づいて信号処理することを特徴とする請
   求項１又は請求項２に記載のいずれかの位相固定ループ
   回路。
4. 【請求項４】 受信信号（ＲＸＤ）を受信処理する受信
   手段（１４）と、前記受信信号から該受信信号に同期し
   た同期信号（φ１）を抽出する位相固定ループ手段（１
   ５）と、前記同期信号に基づいて送信信号（ＯＸＤ）を
   送信処理する送信手段（１６）と、前記受信手段、位相
   固定ループ手段及び送信手段の入出力を制御する制御手
   段（１７）とを具備し、 前記位相固定ループ手段が請求項１、請求項２又は請求
   項３に記載のいずれかの位相固定ループ回路から成るこ
   とを特徴とする信号送受信装置。
5. 【請求項５】 前記位相固定ループ手段（１５）が、 前記受信手段（１４）から出力される同期確立中又は試
   受信中を示す第１の送／受信状態信号（ＳEL１）に基づ
   いて前記受信信号（ＲＸＤ）から該受信信号に同期した
   同期信号（φ２）を抽出することを特徴とする請求項４
   記載の信号送受信装置。
6. 【請求項６】 前記位相固定ループ手段（１５）が、 前記送信手段（１６）から出力される送信中を示す第２
   の送／受信状態信号（ＳEL２）に基づいて前記受信信号
   （ＲＸＤ）から該受信信号に同期した同期信号（φ２）
   を抽出することを特徴とする請求項４記載の信号送受信
   装置。
7. 【請求項７】 前記位相固定ループ手段（１５）が、 前記制御手段（１７）から出力される同期確立中又は試
   受信中を示す第３の送／受信状態信号（ＳEL３）に基づ
   いて前記受信信号（ＲＸＤ）から該受信信号に同期した
   同期信号（φ２）を抽出することを特徴とする請求項４
   記載の信号送受信装置。