JP3033543B2 - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JP3033543B2 JP3033543B2 JP9267598A JP26759897A JP3033543B2 JP 3033543 B2 JP3033543 B2 JP 3033543B2 JP 9267598 A JP9267598 A JP 9267598A JP 26759897 A JP26759897 A JP 26759897A JP 3033543 B2 JP3033543 B2 JP 3033543B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- protection
- clock
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は同期回路に関し、特
にデジタル通信システムにおける局内装置と端末装置と
の間の信号をＴＣＭ（時分割方向制御伝送）方式にて伝
送する端末装置でのフレーム同期回路に関するものであ
る。
にデジタル通信システムにおける局内装置と端末装置と
の間の信号をＴＣＭ（時分割方向制御伝送）方式にて伝
送する端末装置でのフレーム同期回路に関するものであ
る。
【０００２】
【従来の技術】かかるフレーム同期回路の例としては、
特開平３−２０１６３５号公報に開示のものがあり、図
３にその構成を示す。パターン一致検出回路３は対向局
からの受信データ１に含まれるフレームパターンを検出
するものであり、一致検出時に論理“１”の一致信号４
を生成する。フレームカウンタ５は入力クロック２を計
数して計数値が１フレーム周期分になる毎に１クロック
幅のフレームパルス６を出力する。
特開平３−２０１６３５号公報に開示のものがあり、図
３にその構成を示す。パターン一致検出回路３は対向局
からの受信データ１に含まれるフレームパターンを検出
するものであり、一致検出時に論理“１”の一致信号４
を生成する。フレームカウンタ５は入力クロック２を計
数して計数値が１フレーム周期分になる毎に１クロック
幅のフレームパルス６を出力する。
【０００３】保護回路１４は、複数の縦続接続されたＤ
ＦＦ（Ｄタイプフリップフロップ）１１と、アンド回路
１３ａ，１３ｂと、ＳＲ（セットリセット）ＦＦ１２と
からなるもので、フレームパルス位置におけるインバー
タ付きアンド回路８ａの出力をフレームパルス６により
初段のＤＦＦ１１へ入力する。ＳＲＦＦ１２はフレーム
パルス位置で連続してパターン不一致が検出された時、
アンド回路１３ａの出力によりセットされ、フレームパ
ルス位置で連続してパターン一致が検出された時、アン
ド回路１３ｂの出力によりリセットされる。
ＦＦ（Ｄタイプフリップフロップ）１１と、アンド回路
１３ａ，１３ｂと、ＳＲ（セットリセット）ＦＦ１２と
からなるもので、フレームパルス位置におけるインバー
タ付きアンド回路８ａの出力をフレームパルス６により
初段のＤＦＦ１１へ入力する。ＳＲＦＦ１２はフレーム
パルス位置で連続してパターン不一致が検出された時、
アンド回路１３ａの出力によりセットされ、フレームパ
ルス位置で連続してパターン一致が検出された時、アン
ド回路１３ｂの出力によりリセットされる。
【０００４】ＳＲＦＦ１２がセット状態のとき、保護回
路１４は後方保護状態にあり、その出力（ＳＲＦＦ１２
の出力）は論理“１”となっている。また、この状態は
フレーム同期はずれ状態に対応する。一方、ＳＲＦＦ１
２がリセット状態のとき、保護回路１４は前方保護状態
であり、その出力は論理“０”となっている。また、こ
の状態はフレーム同期状態に対応する。
路１４は後方保護状態にあり、その出力（ＳＲＦＦ１２
の出力）は論理“１”となっている。また、この状態は
フレーム同期はずれ状態に対応する。一方、ＳＲＦＦ１
２がリセット状態のとき、保護回路１４は前方保護状態
であり、その出力は論理“０”となっている。また、こ
の状態はフレーム同期状態に対応する。
【０００５】すなわち、後方保護とは、パターン一致が
検出されても直ちに同期状態とせずに、一致検出回路３
が一定値（保護段数）を越えた時に始めて同期状態と判
定することをいう。また、前方保護とは、これとは反対
に、同期状態にある時にパターン不一致が検出されても
直ちに同期はずれ状態とせずに、不一致検出回数が一定
値（保護段数）を越えた時に始めて同期はずれ状態と判
定することをいう。
検出されても直ちに同期状態とせずに、一致検出回路３
が一定値（保護段数）を越えた時に始めて同期状態と判
定することをいう。また、前方保護とは、これとは反対
に、同期状態にある時にパターン不一致が検出されても
直ちに同期はずれ状態とせずに、不一致検出回数が一定
値（保護段数）を越えた時に始めて同期はずれ状態と判
定することをいう。
【０００６】フレームカウンタ５はアンド回路９ａの出
力が論理“１”のときに遅延回路７によって遅延された
ハンチングパルス１０によりインバータ付きアンド回路
８ｂにおいて、次の入力クロック２が禁止されるため
に、ハンチングし、フレームパルス６を出力している状
態に止まる。しかし、フレームカウンタ５はパターン一
致が検出されるされ、アンド回路９ａの出力が論理
“０”になると、次のクロック２が入力されるために計
数動作を行う。
力が論理“１”のときに遅延回路７によって遅延された
ハンチングパルス１０によりインバータ付きアンド回路
８ｂにおいて、次の入力クロック２が禁止されるため
に、ハンチングし、フレームパルス６を出力している状
態に止まる。しかし、フレームカウンタ５はパターン一
致が検出されるされ、アンド回路９ａの出力が論理
“０”になると、次のクロック２が入力されるために計
数動作を行う。
【０００７】
【発明が解決しようとする課題】第一の問題点は、装置
内のクロック周波数と対向局装置のそれとの偏差によ
り、必ずしも検出フレームと装置内フレームパルスとが
時間軸上で一致するとは限らないので、フレーム同期が
外れやすいという問題がある。
内のクロック周波数と対向局装置のそれとの偏差によ
り、必ずしも検出フレームと装置内フレームパルスとが
時間軸上で一致するとは限らないので、フレーム同期が
外れやすいという問題がある。
【０００８】その理由は、ＴＣＭ方式による端末装置
は、受信したバーストデータからクロックを抽出して装
置内クロックを生成しているので、バーストデータのな
い領域（期間）では、装置内クロックはいわゆるフリー
ラン状態となり、対向局装置との間で周波数偏差が発生
するからである。
は、受信したバーストデータからクロックを抽出して装
置内クロックを生成しているので、バーストデータのな
い領域（期間）では、装置内クロックはいわゆるフリー
ラン状態となり、対向局装置との間で周波数偏差が発生
するからである。
【０００９】また、他の問題点としは、第一の問題点で
述べた周波数偏差を生じさせないために、端末装置に高
精度の発振器を設けることが考えられるが、コスト的に
問題があり、経済的ではない。
述べた周波数偏差を生じさせないために、端末装置に高
精度の発振器を設けることが考えられるが、コスト的に
問題があり、経済的ではない。
【００１０】本発明の目的は、フレーム同期がはずれに
くく、かつ高精度の発振器を必要としない同期回路を提
供することである。
くく、かつ高精度の発振器を必要としない同期回路を提
供することである。
【００１１】
【課題を解決するための手段】 本発明によれば、受信信
号のフレームパターンを検出するパターン一致検出手段
と、入力クロックを計数して計数値が一フレーム周期分
になる毎にフレームパルスを生成するフレームカウンタ
と、前記パターン一致検出手段の出力に対応してフレー
ム同期の前方保護及び後方保護の処理を行う保護手段と
を含むフレーム同期回路であって、前記後方保護の処理
時において、前記フレームパルスのパルス幅を、期待フ
レームパルス位置に対して前後にＮクロック幅（Ｎは、
対向局と自局とのクロック信号周波数偏差に応じて定ま
る自然数）だけ拡大制御し、また前記前方保護の処理時
において、前記パルス幅を、期待フレームパルス位置に
対して前後にＮ・Ｋクロック幅（Ｋは前記前方保護の段
数）だけ拡大制御するフレームパルス制御手段を含むこ
とを特徴とするフレーム同期回路が得られる。
号のフレームパターンを検出するパターン一致検出手段
と、入力クロックを計数して計数値が一フレーム周期分
になる毎にフレームパルスを生成するフレームカウンタ
と、前記パターン一致検出手段の出力に対応してフレー
ム同期の前方保護及び後方保護の処理を行う保護手段と
を含むフレーム同期回路であって、前記後方保護の処理
時において、前記フレームパルスのパルス幅を、期待フ
レームパルス位置に対して前後にＮクロック幅（Ｎは、
対向局と自局とのクロック信号周波数偏差に応じて定ま
る自然数）だけ拡大制御し、また前記前方保護の処理時
において、前記パルス幅を、期待フレームパルス位置に
対して前後にＮ・Ｋクロック幅（Ｋは前記前方保護の段
数）だけ拡大制御するフレームパルス制御手段を含むこ
とを特徴とするフレーム同期回路が得られる。
【００１２】
【００１３】
【００１４】本発明の作用を述べると、本発明では、対
向局と自局とのクロック周波数の偏差に応じてフレーム
パルスの幅を拡大制御する様に構成することで、当該周
波数偏差により生ずるバーストフレーム間の位相偏差に
よる同期はずれを防止する。
向局と自局とのクロック周波数の偏差に応じてフレーム
パルスの幅を拡大制御する様に構成することで、当該周
波数偏差により生ずるバーストフレーム間の位相偏差に
よる同期はずれを防止する。
【００１５】
【発明の実施の形態】以下に、図面を参照しつつ本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００１６】図１は本発明の実施の形態の回路図であ
り、図３と同等部分は同一符号により示している。本例
では、アンド回路１３ａ，１３ｂの各出力１５，１６の
状態に夫々応じてフレームパルス６のパルス幅を拡大制
御するためのフレームパルス制御回路１７を、図３の従
来回路に付加したものである。他の構成は図３のそれと
同一であり、その説明は省略する。
り、図３と同等部分は同一符号により示している。本例
では、アンド回路１３ａ，１３ｂの各出力１５，１６の
状態に夫々応じてフレームパルス６のパルス幅を拡大制
御するためのフレームパルス制御回路１７を、図３の従
来回路に付加したものである。他の構成は図３のそれと
同一であり、その説明は省略する。
【００１７】保護回路１４からの後方保護信号１５及び
前方保護信号１６はフレームパルス制御回路１７へ入力
され、これ等信号１５，１６の状態に応じてフレームパ
ルス６のパルス幅（１クロック幅）を、後方護処理時に
は、期待フレームパルス位置に対して前後にＮクロック
幅（Ｎは前記周波数偏差に応じて定まる自然数）だけ拡
大制御し、前方保護時には、期待フレームパルス位置に
対して前後に、Ｎ・２クロック幅、更には、Ｎ・Ｋクロ
ック幅（Ｋは前方保護の段数）に拡大制御する制御信号
１８を生成する。フレームカウンタ５は当該制御信号１
８に応じてフレームパルス６の幅を拡大するように動作
する。
前方保護信号１６はフレームパルス制御回路１７へ入力
され、これ等信号１５，１６の状態に応じてフレームパ
ルス６のパルス幅（１クロック幅）を、後方護処理時に
は、期待フレームパルス位置に対して前後にＮクロック
幅（Ｎは前記周波数偏差に応じて定まる自然数）だけ拡
大制御し、前方保護時には、期待フレームパルス位置に
対して前後に、Ｎ・２クロック幅、更には、Ｎ・Ｋクロ
ック幅（Ｋは前方保護の段数）に拡大制御する制御信号
１８を生成する。フレームカウンタ５は当該制御信号１
８に応じてフレームパルス６の幅を拡大するように動作
する。
【００１８】図２は図１の回路の動作を説明するための
タイミングチャートであり、対向局装置の周波数に対し
て、端末装置に搭載されている発振器の周波数が±Δｆ
の偏差があるとする。バースト周期を１秒とし、端末装
置がフリーランしている領域が０．５秒であれば、バー
スト毎に発生する位相偏差は±Δｆ／２となる。
タイミングチャートであり、対向局装置の周波数に対し
て、端末装置に搭載されている発振器の周波数が±Δｆ
の偏差があるとする。バースト周期を１秒とし、端末装
置がフリーランしている領域が０．５秒であれば、バー
スト毎に発生する位相偏差は±Δｆ／２となる。
【００１９】ハンチング状態ではフレームパルス６は論
理“１”であり（図２最下行参照）、受信データ１から
検出されたパターン一致信号４は論理“１”であるか
ら、インバータ付きアンド回路８ａの出力は論理“０”
となる。これが保護回路１４のＤＦＦ１１へ入力される
ので、アンド回路１３ａの出力は論理“１”から“０”
となる。これを受けて、フレームパルス制御回路１７
は、フレームカウンタ５に対して、期待位相（フレーム
パルスの期待位置）に対して、その前後にＮクロック幅
に拡大したフレームパルスを出力するよう制御して、後
方保護へ移行する。
理“１”であり（図２最下行参照）、受信データ１から
検出されたパターン一致信号４は論理“１”であるか
ら、インバータ付きアンド回路８ａの出力は論理“０”
となる。これが保護回路１４のＤＦＦ１１へ入力される
ので、アンド回路１３ａの出力は論理“１”から“０”
となる。これを受けて、フレームパルス制御回路１７
は、フレームカウンタ５に対して、期待位相（フレーム
パルスの期待位置）に対して、その前後にＮクロック幅
に拡大したフレームパルスを出力するよう制御して、後
方保護へ移行する。
【００２０】フレームパルス位置で連続してパターン一
致が検出されると、アンド回路１３ｂの出力論理は
“０”から“１”になり、同期状態になってフレームパ
ルス幅は（１＋２・Ｎ）クロック幅のままである。
致が検出されると、アンド回路１３ｂの出力論理は
“０”から“１”になり、同期状態になってフレームパ
ルス幅は（１＋２・Ｎ）クロック幅のままである。
【００２１】同期状態において、受信データ２よりパタ
ーン一致検出ができなくなると、インバータ付きアンド
回路８ａの出力論理は“０”から“１”になり、アンド
回路１３ｂの出力論理は“０”となって、前方保護とな
る。前方保護になると、フレームパルス制御回路１７
は、フレームカウンタ５に対して、期待位相に対して
（１＋２・Ｎ＋２・Ｎ）のクロック幅のフレームパルス
６を出力するように制御する。フレームパルスの位置
で、連続してＫ回パターンが一致検出できないと、フレ
ームパルス６は（１＋Ｎ・Ｋ＋Ｎ・Ｋ）のクロック幅と
なるように制御する。
ーン一致検出ができなくなると、インバータ付きアンド
回路８ａの出力論理は“０”から“１”になり、アンド
回路１３ｂの出力論理は“０”となって、前方保護とな
る。前方保護になると、フレームパルス制御回路１７
は、フレームカウンタ５に対して、期待位相に対して
（１＋２・Ｎ＋２・Ｎ）のクロック幅のフレームパルス
６を出力するように制御する。フレームパルスの位置
で、連続してＫ回パターンが一致検出できないと、フレ
ームパルス６は（１＋Ｎ・Ｋ＋Ｎ・Ｋ）のクロック幅と
なるように制御する。
【００２２】フレームパルス６のパルス幅の制御方法は
周知の技術を使用することができ、例えば、フレームカ
ウンタ５の複数ビットのカウント出力のうちの、制御信
号に応じて所望のビットをオア合成する等してフレーム
パルス６として導出するように構成することができる。
周知の技術を使用することができ、例えば、フレームカ
ウンタ５の複数ビットのカウント出力のうちの、制御信
号に応じて所望のビットをオア合成する等してフレーム
パルス６として導出するように構成することができる。
【００２３】
【実施例】対向局装置と端末装置との間の周波数偏差に
よるバースト間での位相ずれが最大１ビットとする。ハ
ンチング状態では、フレームパルス６は論理“１”であ
り、受信データ２から検出されたパターン一致信号４が
論理“１”となり、インバータ付きアンド回路８ａの出
力が論理“０”になるので、保護回路１４内のアンド回
路１３ａの出力も論理“０”になる。
よるバースト間での位相ずれが最大１ビットとする。ハ
ンチング状態では、フレームパルス６は論理“１”であ
り、受信データ２から検出されたパターン一致信号４が
論理“１”となり、インバータ付きアンド回路８ａの出
力が論理“０”になるので、保護回路１４内のアンド回
路１３ａの出力も論理“０”になる。
【００２４】これを受けて、フレームパルス制御回路１
７はフレームカウンタ５に期待位相に対して、３クロッ
ク幅のフレームパルス６を出力するよう制御し、後方保
護となる。フレームパルス位置で連続してパターン一致
が検出されると、アンド回路１３ｂの出力論理が“０”
から“１”となって同期状態になり、フレームパルス幅
は３クロック幅のままである。
７はフレームカウンタ５に期待位相に対して、３クロッ
ク幅のフレームパルス６を出力するよう制御し、後方保
護となる。フレームパルス位置で連続してパターン一致
が検出されると、アンド回路１３ｂの出力論理が“０”
から“１”となって同期状態になり、フレームパルス幅
は３クロック幅のままである。
【００２５】同期状態において、受信データ２よりパタ
ーン一致検出ができないと、インバータ付きアンド回路
８ａの出力論理は“１”となって、アンド回路１３ｂの
出力論理は“０”となって前方保護状態になる。前方保
護状態になると、フレームパルス制御回路１７はフレー
ムカウンタ５に期待位相に対して５クロック幅のフレー
ムパルス６を出力するよう制御する。フレームパルス位
置で連続して３回パターン一致が検出できないと、フレ
ームパルス幅は７クロック幅となるのである。
ーン一致検出ができないと、インバータ付きアンド回路
８ａの出力論理は“１”となって、アンド回路１３ｂの
出力論理は“０”となって前方保護状態になる。前方保
護状態になると、フレームパルス制御回路１７はフレー
ムカウンタ５に期待位相に対して５クロック幅のフレー
ムパルス６を出力するよう制御する。フレームパルス位
置で連続して３回パターン一致が検出できないと、フレ
ームパルス幅は７クロック幅となるのである。
【００２６】
【発明の効果】以上述べたように、本発明によれば、対
向局装置と自局である端末装置との間に生じる周波数偏
差によるフレーム同期はずれの発生を防止することが可
能となるという効果がある。その理由は、周波数偏差に
よるフレーム位相偏差を、端末装置の同期回路にて吸収
できるように、装置内フレームパルスに偏差を持たせて
いるからである。
向局装置と自局である端末装置との間に生じる周波数偏
差によるフレーム同期はずれの発生を防止することが可
能となるという効果がある。その理由は、周波数偏差に
よるフレーム位相偏差を、端末装置の同期回路にて吸収
できるように、装置内フレームパルスに偏差を持たせて
いるからである。
【００２７】また、端末装置に搭載される発振器として
経済的なものを選択することができる。その理由は、端
末装置に搭載される発振器の周波数精度として、高精度
のものが要求されないからである。
経済的なものを選択することができる。その理由は、端
末装置に搭載される発振器の周波数精度として、高精度
のものが要求されないからである。
【図１】本発明の実施例のブロック図である。
【図２】本発明の動作を示すタイミングチャートであ
る。
る。
【図３】従来の同期回路の構成例を示す図である。
３ パターン一致検出回路 ５ フレームカウンタ ７ 遅延回路 ８ａ，８ｂ インバータ付きアンド回路 １１ ＤＦＦ １２ ＳＲＦＦ １３ａ，１３ｂ アンド回路 １４ 保護回路 １７ フレームパルス制御回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/08 H04J 3/06
Claims (1)
- 【請求項１】 受信信号のフレームパターンを検出する
パターン一致検出手段と、入力クロックを計数して計数
値が一フレーム周期分になる毎にフレームパルスを生成
するフレームカウンタと、前記パターン一致検出手段の
出力に対応してフレーム同期の前方保護及び後方保護の
処理を行う保護手段とを含むフレーム同期回路であっ
て、前記後方保護の処理時において、前記フレームパル
スのパルス幅を、期待フレームパルス位置に対して前後
にＮクロック幅（Ｎは、対向局と自局とのクロック信号
周波数偏差に応じて定まる自然数）だけ拡大制御し、ま
た前記前方保護の処理時において、前記パルス幅を、期
待フレームパルス位置に対して前後にＮ・Ｋクロック幅
（Ｋは前記前方保護の段数）だけ拡大制御するフレーム
パルス制御手段を含むことを特徴とするフレーム同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9267598A JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9267598A JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112488A JPH11112488A (ja) | 1999-04-23 |
| JP3033543B2 true JP3033543B2 (ja) | 2000-04-17 |
Family
ID=17446968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9267598A Expired - Lifetime JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033543B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066566A (ko) * | 1999-12-31 | 2001-07-11 | 대표이사 서승모 | 프레임 위치를 임의의 위치로 이동시키기 위한 장치 및방법 |
-
1997
- 1997-10-01 JP JP9267598A patent/JP3033543B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11112488A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954773B2 (ja) | システムクロックの位相制御方式 | |
| JPH07202657A (ja) | ディジタル遅延線 | |
| JPH0637746A (ja) | フレーム同期制御方式 | |
| US20020196886A1 (en) | SYNC pulse compensation and regeneration in a clock synchronizer controller | |
| JP2000324116A (ja) | フレーム同期方法およびフレーム同期回路 | |
| JPH11220385A (ja) | クロック信号生成回路及びデータ信号生成回路 | |
| JP2917522B2 (ja) | クロック同期方法および回路 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JP3123805B2 (ja) | 時分割多重通信方式のフレーム同期方法 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| US4818894A (en) | Method and apparatus for obtaining high frequency resolution of a low frequency signal | |
| US6885714B1 (en) | Independently roving range control | |
| JP2908104B2 (ja) | 位相同期はずれ状態検出回路 | |
| JPS639785B2 (ja) | ||
| JPH0282812A (ja) | クロック切換方式 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JP3443154B2 (ja) | 非同期リセット方式 | |
| KR0121155Y1 (ko) | 망 동기장치의 신호 불연속 방지회로 | |
| JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JPH0591100A (ja) | 高速フレーム付信号の同期方式 | |
| JPH05268075A (ja) | カウンタ回路 | |
| JPH0481030A (ja) | フレーム同期回路 | |
| JP2002209264A (ja) | 移動体端末及びその間欠受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20031222 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |