JPS639785B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は受信側にて極めて高速度なクロツク再
生を要求される、クロツク再生回路、例えば、
SCPC方式（Single Channel perCarrier方式）
などに用いられる間歇状信号（今後バースト信号
と呼ぶ）を復調する復調器内のクロツク再生回路
の改良に関するものである。

近年衛星通信方式などに大いに用いられている
SCPC方式では、送信電力の節減を計るべく、信
号を伝送する必要がある区間のみに電波を送信し
その他の区間では送信を停止する、いわゆるバー
スト信号の送信方式が採用されている。一方受信
側に於いては、該バースト信号を受信し本信号か
ら送信側のデータを再生するわけであるが、とく
に送信信号がデイジタル信号の場合には、受信側
では送信信号のクロツクと周期のとれたクロツク
を再生しなければ正しいデータの再生は不可能で
ある。従つて受信側にはクロツクの再生回路を準
備するが、一般に本クロツク再生回路は再生完了
（同期完了）までの時間（引込み時間）を零とす
ることは不可能であつて、或る程度の引込み時間
を要する。この引込み過程途中では正しいクロツ
クは再生されておらず、従つて正しいデータの再
生は不可能なので、送信側に於いて本来伝送すべ
きデータに先行して前置語を付加して送信し、受
信側でこの前置語内でクロツク再生を完了してデ
ータの再生に支障を与えない構成がとられる。し
かしこのような前置語は、送信すべき情報の観点
に立てば無駄時間となるので、より短かいことが
望まれる。

上記のようなバースト信号を受信しクロツクを
再生する際に、しばしばデイジタル形位相同期回
路（Ｄigital Ｐhase Ｌocked Ｌoop、以後
DPLLと呼ぶ。）が用いられる。このDPLLは、
あとに詳しく述べるが、発振器、可変周期カウン
タ、２つのデコーダ、および位相比較回路を主体
とし、これに受信信号のクロツク成分にタイミン
グ成分が欠けた場合の誤動作を防止するためのタ
イミング成分無し検出回路を付加したものであ
る。しかしこのような構成であつても、これ又あ
とに詳しく説明するが、入力タイミング成分に対
する不感知区間があつて位相比較が不可能とな
り、同期引込み時間に大きな影響を与える結果と
なつていた。従つてバースト状の受信号からの引
込みを高速且つ安定に行うことは不可能であつ
た。

したがつて本発明の目的は、前述のようなクロ
ツク再生回路において、バースト状の受信信号か
らも、高速かつ安定な引き込み特性を実現し得る
クロツク再生回路を提供することを目的としてい
る。

本発明のクロツク再生回路では、タイミング成
分無し検出を判定する区間、即ち、不感知区間に
タイミング成分が発生することを検出回路を設け
もし本検出回路が不感知区間内にタイミング成分
発生を検知した場合はタイミング成分無し検出に
よる可変周期カウンタのＮ進設定を禁止し、再び
Ｎ＋１進設定することにより、等価的に不感知区
間の存在を無くすことを実現している。

すなわち本発明によれば、受信信号のクロツク
成分と自身が発生する参照信号の間の位相差に応
じて繰返しタイミングをこの繰返しタイミングと
ほぼ一致する基準タイミング、より遅いタイミン
グ、或いはより速いタイミングに制御して位相同
期をとることのできるデイジタル位相同期回路
と、この位相同期回路から前記受信信号のクロツ
ク成分にタイミング成分がないことを擬似的に検
出するとこの検出したタイミングを示す信号を発
生する検出手段を有するタイミング成分無し回路
とを備え、前記タイミングを示す信号が得られた
ときにこの信号を用いて前記デイジタル位相同期
回路の無し検出制御を行つてこの位相同期回路の
繰返しタイミングを前記より遅いタイミングを禁
止して基準タイミングにより位相同期をとるよう
にしたクロツク再生回路において、更に、前記タ
イミングを示す信号を一方の入力とし前記受信信
号のクロツク成分を他方の入力とするAND回路
と、このAND回路の出力を用いて前記無し検出
制御を否定する手段とを付加して成り、これによ
り前記AND回路が出力を発したときにそれまで
行われていた基準タイミングを禁止すると共に禁
止されていたより遅いタイミングを解除して位相
同期をとるようにしたことを特徴とするクロツク
再生回路が得られる。

次に図面を参照して詳細に説明する。

第１図はバースト信号を受信しクロツクを再生
する際にしばしば用いられるDPLLの基本構成を
示すブロツク図である。第１図において、１は発
振器、２は外部からの制御によつて例えばＮ−１
進、Ｎ進、Ｎ＋１進を選択できる可変周期カウン
タ、３と４はそれぞれ第１、第２のデコーダ、５
は位相比較回路、６と７はそれぞれ第１、第２の
フリツプフロツプ、８と９はそれぞれ第１、第２
のAND回路を示す。なお図に（Ｎ−１）、（Ｎ＋
１）と画いたのは（Ｎ−１）進選択、（Ｎ＋１）
進選択をそれぞれあらわしている。

第２図は第１図の回路の動作を説明するための
タイムチヤートである。以下第１図の構成の動作
を第２図を参照しながら説明する。発振器１の発
振周波数は受信信号のクロツク成分ａ（第２図）
の周波数の略々Ｎ倍に選定してある。発振器１の
出力である参照信号は可変周期カウンタ２に導か
れ該カウンタを駆動する。可変周期カウンタ２の
出力ｂ及びｃはそれぞれ第１、第２のデコーダ３
及び４に接続されている。そして第１のデコーダ
３は可変周期カウンタ２の内容が０となるのを検
出し、第２のデコーダ４はＮ／２に最も近い自然
数（Ｍとする）となるのを検出するように設定さ
れている。従つて第１、第２のデコーダ３及び４
は可変周期カウンタ２の内容がそれぞれ０及びＭ
となつた時点で、パルス状出力ｄとｅをそれぞれ
発生する（第２図）。なおアルフアベツトの小文
字は出力線をあらわすような、又出力信号をあら
わすような使い方をしているが、以下適宜に用い
るものとする。

第１のデコーダ３の出力ｄは位相比較回路５内
の第１、第２のフリツプ・フロツプ６，７のリセ
ツト端子Ｒに接続され、両フリツプフロツプをリ
セツトする。第２のデコーダ４の出力ｅは前記第
１のフリツプフロツプ６のセツト端子Ｓに接続さ
れ、本フリツプフロツプをセツトする。そして受
信信号のクロツク成分ａは第２のフリツプ・フロ
ツプ７のセツト端子Ｓに接続され、本フリツプ・
フロツプをセツトする。従つて第２図の示すよう
に両フリツプフロツプ６と７の出力ｆとｇは出力
ｅとｄの位相差および出力ａとｄの位相差にそれ
ぞれ対応するパルスとして発生する。

第１のフリツプフロツプ６の出力ｆと第２のフ
リツプフロツプ７の出力ｇの負符号とは第１の
AND回路８の２つの入力となり、一致がとられ
出力ｈが発生する。この出力ｈは位相比較器５の
第１の出力となつて、第２図の実線で示されるよ
うに受信信号のクロツク成分ａが可変周期カウン
タ２の内容がＭとなるより遅いタイミングの場合
のみに両タイミングの位相差に対応したパルスと
して発生する。この場合可変周期カウンタ２の周
期はＮ＋１進と選定される。従つて次回その内容
がＭとなるタイミングが発振器１の出力周波数１
周期分だけ遅らされるので、第２のデコーダ４の
出力ｅと受信信号のクロツク成分ａの位相差はよ
り少ない方向へ制御される。

一方、第１のフリツプフロツプ６の出力ｆの負
符号と第２のフリツプフロツプ７の出力ｇとは第
２のAND回路９の２つの入力となり、一致がと
られ、出力ｉが発生する。本信号ｉは位相比較回
路５の第２の出力となつて、第２図の点線で示さ
れるように受信信号のクロツク成分ａが可変周期
カウンタ２の内容がＭとなるより速いタイミング
の場合のみに両タイミングの位相差に対応したパ
ルスとして発生する。この場合可変周期カウンタ
２の周期はＮ−１進と選定される。従つて、次回
その内容がＭとなるタイミングが発振器１の出力
周波数１周期分だけ速められるので、第２のデコ
ーダ４の出力ｅと受信信号のクロツク成分ａの位
相差はより少ない方向へ制御される。即ち、本構
成により、第２のデコーダ４の出力ｅと受信信号
のクロツク成分ａの位相差は常に小さくなる方向
へ制御され、最終的には両者の位相がほぼ一致す
る点に達し同期引込みが完了する。なお以上の遅
い或いは速いタイミングに対して、そのもととな
るタイミングを基準タイミングといつてもよい。

以上が第１図で示されるDPLLの動作原理であ
るが、上述の説明では受信信号のクロツク成分ａ
は常にタイミング成分を有する場合について論じ
た。しかしながら実際には受信信号のクロツク成
分ａには常にはタイミング成分が存在しないこと
に注意しなければならない。

第３図は受信信号のクロツク成分にタイミング
成分が欠けた場合の第１図の回路の動作を説明す
るためのタイミングチヤートをあらわした図であ
る。この場合、本来受信信号のクロツク成分ａの
タイミングの方が第２のデコーダ４の出力ｅのタ
イミングより位相が速いにもかかわらず、逆に遅
いパルスを発生して誤動作の原因となることを示
している。したがつて従来においては、受信信号
のクロツク成分ａにタイミング成分が存在しない
ことを検出する回路を付加した方式をとつてき
た。

第４図はこのような検出回路を付加した従来の
クロツク再生回路の構成をブロツクで示した図で
ある。第４図において、１０は第１図の基本的な
DPLLをあらわすものであるが、内に第３のデコ
ーダ１１と第３のAND回路１２が特に設けられ
ている。そして１３がタイミング信号無し検出回
路であり、第４のAND回路１４および第３のフ
リツプフロツプ１５を有している。なお（Ｎ−
１）、（Ｎ）、（Ｎ＋１）を画いたものは（Ｎ−１）
進選択、Ｎ進選択、（Ｎ＋１）進選択をそれぞれ
あらわしている。

第５図は第４図の従来回路の動作を説明するた
めのタイムチヤートをあらわした図である。以下
第４図および第５図を併用して説明すると、可変
周期カウンタ２の第３の出力ｊは第３のデコーダ
１１に接続される。第３のデコーダ１１は例えば
可変周期カウンタ２の内容がＮ−１となつた時点
で第５図に示すように出力パルスｋを発生する。
本出力ｋはタイミング成分無し検出回路１３内の
第４のAND回路１４の一方の入力となる。第４
のAND回路１４の他方の入力としてはDPLL１
０内の位相比較回路５の第１の出力ｈが接続され
る。本信号ｈは前述のように受信信号のクロツク
成分ａが第２のデコーダ４の出力ｅより遅いタイ
ミングの場合にパルスを発生するが、第３図で示
すように、受信信号のクロツク成分ａにタイミン
グ成分が無い場合にもパルスを発生し、しかもこ
の場合には可変周期カウンタ２の内容が０となる
までパルスは継続する。従つて受信信号のクロツ
ク成分ａにタイミング成分がない場合には、第４
のAND回路１４の出力ｌには可変周期カウンタ
２の内容がＮ−１になつた時点でパルスが発生
し、第３のフリツプフロツプ１５をセツトする。

第３のフリツプフロツプ１５は第２のデコーダ
の出力ｄによりリセツトされる。本第３のフリツ
プフロツプ１５のリセツトタイミングは厳密であ
る必要は無く、前記可変周期カウンタ２の内容が
０以後Ｍ以前であればよい。従つて、第３のフリ
ツプフロツプ１５の出力ｍは、受信信号のクロツ
ク成分ａにタイミング成分が無しの場合には、第
５図の示している区間にパルスとして発生する。
即ち本信号ｍはタイミング成分無し検出回路９の
出力信号となる。

第１図の構成では、位相比較回路５の第１の出
力ｈは直接可変周期カウンタ２に接続されていた
が、第４図の構成では第３のAND回路１２の一
方の入力へ接続される。第３のAND回路１２の
他方の入力信号は前記タイミング成分無し検出回
路１３の出力ｍの負符号となる。第３のAND回
路１２の出力ｎは可変周期カウンタ２の制御信号
となり、本信号ｎが可変周期カウンタ２の内容が
Ｎ−１である時点にパルスを発生していれば可変
周期カウンタ２はＮ＋１進が選択され第１図の構
成と同様の動作をする。一方、タイミング信号無
し検出回路１３の出力ｍは直接可変周期カウンタ
２にも接続されて、もし信号ｍにパルスが存在す
る場合には、可変周期カウンタ２はＮ＋１進が禁
止されＮ進が選択される。即ち、受信信号のクロ
ツク成分ａがタイミング成分を持たない場合に
は、可変周期カウンタ２は受信信号のクロツク周
波数とほぼ等しい条件であるＮ進に設定されて次
回以後のタイミング成分を持つこととなり、第１
図の構成の欠点を除去できる。

しかしながら第４図の構成の回路は、上記のよ
うな改良はなされてはいるものの、入力タイミン
グ成分に対する不感知区間があり、次に述べるよ
うに同期引込み時間に大きな影響を与える原因と
なつていた。

第６図は上記の不感知区間が生じる場合を示し
たタイムチヤートの例を示したものである。すな
わち受信信号のクロツク成分ａのタイミングが可
変周期カウンタ２の内容がＮ−１のタイミング内
に到来すると、タイミング成分無し検出回路１３
の出力ｍにパルスが発生して、すなわちタイミン
グ成分無し検出回路１３は入力タイミング成分が
ある場合にもパルスを発生する可能性があり、擬
似的なタイミング成分無し検出をしているにすぎ
ない。このとき可変周期カウンタ２はＮ進が選択
され、上記のタイミング成分は無視される。即
ち、入力タイミング成分に対する不感知区間とな
る。本不感知区間は全位相に対しては約１／Ｎ程
度の幅しかなくしかも最終引込み点からの位相差
も大きいので、引込み完了後には殆んど大きな影
響を与えない。しかしながら、バースト信号から
クロツクを再生する引込み過程先頭部分では、入
力タイミング情報の位相分布は一様と見なされる
ので、本区間にタイミング成分が発生する確率は
無視できない。しかも、一度本区間内に発生した
場合にはその時点での位相比較は不可能となつて
可変周期カウンタ２はＮ進で固定されてしまうた
め長時間に亘つて本条件が継続する可能性が極め
て大となり、同期引込み時間に著しい影響を与え
る原因となつていたのである。

第７図は本発明の一実施例の構成を示した図で
ある。この第７図において、参照数字で１５まで
又アルフアベツトでｎまで用いて示した構成は第
４図におけるものと全く同じであり、更に２０
は、実質的には第４図の１０と同じであるが、可
変周期カウンタ２の入力（Ｎ＋１）進選択の部分
が異つているDPLL、２１は第５のAND回路、
２２は第４のフリツプフロツプ、２３は、第４図
のタイミング成分無し検出回路１３に対応するも
のであるが、第６のAND回路２４および若干の
入出力線を付加したタイミング信号無し検出回路
である。

第８図および第９図は第７図の回路の動作を説
明するためのタイムチヤートおよびこのタイムチ
ヤートのタイミング成分付近の拡大図をそれぞれ
あらわしている。

以下第７図の回路の動作を第８図および第９図
を併用して説明すると、タイミング成分無し検出
回路２３における第２の出力ともいうべき第４の
AND回路出力ｌは、タイミング無しの検出時に
パルスを発生するが、第４図の構成例の説明でも
述べたように、DPLL２０の出力の１つであるｋ
にパルスが現れる区間（DPLL２０内の可変周期
カウンタ２がＮ−１となる区間）に受信信号のク
ロツク成分ａにタイミング成分が発生した場合に
もパルスを発生する。このタイミング成分無し検
出回路２３の第２の出力ｌは第５のAND回路２
１の一方の入力となる。このAND回路２１の他
方の入力には受信信号のクロツク成分ａが接続さ
れている。従つてタイミング成分無し検出回路２
３の第２の出力ｌにパルスが発生した場合、もし
受信信号のクロツク成分ａにタイミング成分が存
在すれば、即ち不感知区間内にタイミング成分が
発生すれば、AND回路２１の出力ｐに該タイミ
ング成分は伝達される。

第５のAND回路２１の出力ｐは第４のフリツ
プフロツプ２２のセツト端子に接続される。フリ
ツプフロツプ２２のリセツト端子には例えば
DPLL２０内の可変周期カウンタ２の内容が０と
なつた時にパルスを発生するDPLL２０の出力の
１つであるｄが接続されるが、本フリツプフロツ
プ２２のリセツトタイミングはそれほど厳密であ
る必要はなく、前記可変周期カウンタ２の内容が
０以後であつてＭより前であればいつでもよい。
このフリツプフロツプ２２の出力ｑの負符号はタ
イミング成分無し検出回路２３内の第６のAND
回路２４の一方の入力となる。この第６のAND
回路２４の他方の入力には第３のフリツプフロツ
プ１５の出力ｒ（実質的にはｍ）が接続されてい
るため、第６のAND回路２４の出力、即ちタイ
ミング成分無し検出回路９の第１の出力ｍには、
第３のフリツプフロツプ１５の出力ｒにパルスが
発生しても、前記不感知区間内に受信信号のクロ
ツク成分ａにタイミング成分が存在すれば、該タ
イミング成分発生以後はそのパルスは伝達されな
くなる。

タイミング成分無し検出回路２３の第１の出力
ｍはDPLL２０の入力となつて前記可変周期カウ
ンタ２をＮ進とする制御信号となる。他方、前記
第４のフリツプフロツプ２２の出力ｑも亦DPLL
２０の入力となつて前記可変周期カウンタ２を
（Ｎ＋１）進とする制御信号となる。即ち上記の
記述で明らかなように、もし前記不感知区間に受
信信号のクロツク成分ａがタイミング成分を有す
る場合には、一方でタイミング成分無し検出回路
２３の第１の出力ｍはAND回路２４に於いて前
記可変周期カウンタ２の内容が０に移行する前に
第４のフリツプフロツプ２２の出力ｑの負符号に
よつて禁止され、他方でフリツプフロツプ２２の
正符号出力ｑが可変周期カウンタ２に直接送られ
るため、可変周期カウンタ２はＮ進とはならずＮ
＋１進となるので、正しいDPLL２０の位相制御
が実現する。

なお第７図の構成に於いては、タイミング成分
無し検出回路２３内の第３のフリツプフロツプ１
５の出力ｒと第４のフリツプフロツプ２２の出力
ｑの負符号とのANDを第６のAND回路２４でと
つてDPLLの制御信号ｍを発生したがフリツプフ
ロツプ２２の出力ｑによつて前記第３のフリツプ
フロツプ１５をリセツトし、出力ｒを直接タイミ
ング成分無し検出回路２３の出力ｍとしてDPLL
２０の制御信号としても同様の動作が得られる。
勿論この場合には第６のAND回路２４が不要で
あることは云うまでもない。

また本発明の構成は特にバースト状信号の受信
に対してのみ利用できるものではなく一般に連続
状に入力される受信信号に対しても正常な動作を
行なうことは自明である。

以上の説明で明らかなように、本発明の構成に
よれば、従来のタイミング成分無し検出回路を付
加したDPLLの欠点である不感知区間内に受信信
号のクロツク成分がタイミング成分を発生して
も、全く支障なく正しい位相制御が実現でき、と
くにバースト信号到来時のDPLLの同期引込み過
程に於いて不感知区間の存在による引込み時間の
遅れ現象を除去でき、極めて安定かつ高速なるク
ロツク再生が可能となる。

【図面の簡単な説明】

第１図は本発明において用いられるデイジタル
形位相同期回路（DPLL）の基本構成を示すブロ
ツク図、第２図は第１図の回路を動作させるため
のタイムチヤートをあらわした図、第３図は受信
信号のクロツク成分にタイミング成分が欠けた場
合における第１図の回路動作のタイミングチヤー
トをあらわした図、第４図は従来のクロツク再生
回路の構成をブロツクで示した図、第５図は第４
図の従来回路の動作を説明するためのタイムチヤ
ートをあらわした図、第６図は第５図において不
感知区間が生じる場合を示したタイムチヤートを
あらわした図、第７図は本発明の一実施例の構成
をブロツクで示した図、第８図は第７図の本発明
による回路の動作のタイムチヤートをあらわした
図である。 記号の説明：１は参照信号を発する発振器、２
は可変周期カウンタ、３と４はデコーダ、５は位
相比較器、１１はデコーダ、１２はAND回路、
２０はデイジタル形位相比較回路（DPLL）、２
１はAND回路、２２はフリツプフロツプ、２３
はタイミング検出回路、２４はAND回路をそれ
ぞれあらわしている。

Claims (1)

【特許請求の範囲】
1. １ 受信信号のクロツク成分と自身が発生する参
   照信号の間の位相差に応じて繰返しタイミングを
   この繰返しタイミングとほぼ一致する基準タイミ
   ング、より遅いタイミング、或いはより速いタイ
   ミングに制御して位相同期をとることのできるデ
   イジタル位相同期回路と、この位相同期回路から
   前記受信信号のクロツク成分にタイミング成分が
   ないことを擬似的に検出するとこの検出したタイ
   ミングを示す信号を発生する検出手段を有するタ
   イミング成分無し回路とを備え、前記タイミング
   を示す信号が得られたときにこの信号を用いて前
   記デイジタル位相同期回路の無し検出制御を行つ
   てこの位相同期回路の繰返しタイミングを前記よ
   り遅いタイミングを禁止して基準タイミングによ
   り位相同期をとるようにしたクロツク再生回路に
   おいて、更に、前記タイミングを示す信号を一方
   の入力とし前記受信信号のクロツク成分を他方の
   入力とするAND回路と、このAND回路の出力を
   用いて前記無し検出制御を否定する手段とを付加
   して成り、これにより前記AND回路が出力を発
   したときにそれまで行われていた基準タイミング
   を禁止すると共に禁止されていたより遅いタイミ
   ングを解除して位相同期をとるようにしたことを
   特徴とするクロツク再生回路。