JPH11112488A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH11112488A JPH11112488A JP9267598A JP26759897A JPH11112488A JP H11112488 A JPH11112488 A JP H11112488A JP 9267598 A JP9267598 A JP 9267598A JP 26759897 A JP26759897 A JP 26759897A JP H11112488 A JPH11112488 A JP H11112488A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pulse
- protection
- circuit
- frame pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
る局内装置と端末装置との間に生じる周波数偏差による
フレーム同期はずれを防止する。 【解決手段】 受信データ1から検出されるフレーム一
致信号4と比較照合する装置内フレームパルス6を、周
波数偏差を考慮したフレームパルス幅に制御する。この
場合、同期状態に応じてフレームパルス6の幅を、フレ
ームパルス制御回路17で制御することにより、当該周
波数偏差に起因する同期はずれが防止できる。
Description
にデジタル通信システムにおける局内装置と端末装置と
の間の信号をTCM(時分割方向制御伝送)方式にて伝
送する端末装置でのフレーム同期回路に関するものであ
る。
特開平3−201635号公報に開示のものがあり、図
3にその構成を示す。パターン一致検出回路3は対向局
からの受信データ1に含まれるフレームパターンを検出
するものであり、一致検出時に論理“1”の一致信号4
を生成する。フレームカウンタ5は入力クロック2を計
数して計数値が1フレーム周期分になる毎に1クロック
幅のフレームパルス6を出力する。
FF(Dタイプフリップフロップ)11と、アンド回路
13a,13bと、SR(セットリセット)FF12と
からなるもので、フレームパルス位置におけるインバー
タ付きアンド回路8aの出力をフレームパルス6により
初段のDFF11へ入力する。SRFF12はフレーム
パルス位置で連続してパターン不一致が検出された時、
アンド回路13aの出力によりセットされ、フレームパ
ルス位置で連続してパターン一致が検出された時、アン
ド回路13bの出力によりリセットされる。
路14は後方保護状態にあり、その出力(SRFF12
の出力)は論理“1”となっている。また、この状態は
フレーム同期はずれ状態に対応する。一方、SRFF1
2がリセット状態のとき、保護回路14は前方保護状態
であり、その出力は論理“0”となっている。また、こ
の状態はフレーム同期状態に対応する。
検出されても直ちに同期状態とせずに、一致検出回路3
が一定値(保護段数)を越えた時に始めて同期状態と判
定することをいう。また、前方保護とは、これとは反対
に、同期状態にある時にパターン不一致が検出されても
直ちに同期はずれ状態とせずに、不一致検出回数が一定
値(保護段数)を越えた時に始めて同期はずれ状態と判
定することをいう。
力が論理“1”のときに遅延回路7によって遅延された
ハンチングパルス10によりインバータ付きアンド回路
8bにおいて、次の入力クロック2が禁止されるため
に、ハンチングし、フレームパルス6を出力している状
態に止まる。しかし、フレームカウンタ5はパターン一
致が検出されるされ、アンド回路9aの出力が論理
“0”になると、次のクロック2が入力されるために計
数動作を行う。
内のクロック周波数と対向局装置のそれとの偏差によ
り、必ずしも検出フレームと装置内フレームパルスとが
時間軸上で一致するとは限らないので、フレーム同期が
外れやすいという問題がある。
は、受信したバーストデータからクロックを抽出して装
置内クロックを生成しているので、バーストデータのな
い領域(期間)では、装置内クロックはいわゆるフリー
ラン状態となり、対向局装置との間で周波数偏差が発生
するからである。
述べた周波数偏差を生じさせないために、端末装置に高
精度の発振器を設けることが考えられるが、コスト的に
問題があり、経済的ではない。
くく、かつ高精度の発振器を必要としない同期回路を提
供することである。
ーンを検出するパターン一致検出手段と、入力クロック
を計数して計数値が一フレーム周期分になる毎にフレー
ムパルスを生成するフレームカウンタと、前記パターン
一致検出手段の出力に対応してフレーム同期の前方保護
及び後方保護の処理を行う保護手段とを含むフレーム同
期回路であって、前記前方保護及び後方保護の各処理時
に、前記フレームパルスのパルス幅を拡大制御するフレ
ームパルス制御手段を含むことを特徴とするフレーム同
期回路が得られる。
対向局と自局とのクロック信号周波数偏差に応じたパル
ス幅だけ拡大制御する様にしたことを特徴とし、また、
前記フレームパルス制御手段は、前記後方保護の処理時
において、前記パルス幅を、期待フレームパルス位置に
対して前後にNクロック幅(Nは前記周波数偏差に応じ
て定まる自然数)だけ拡大制御することを特徴とする。
記前方保護の処理時において、前記パルス幅を、期待フ
レームパルス位置に対して前後にN・Kクロック幅(K
は前記前方保護の段数)に拡大制御することを特徴とす
る。
向局と自局とのクロック周波数の偏差に応じてフレーム
パルスの幅を拡大制御する様に構成することで、当該周
波数偏差により生ずるバーストフレーム間の位相偏差に
よる同期はずれを防止する。
の実施の形態を説明する。
り、図3と同等部分は同一符号により示している。本例
では、アンド回路13a,13bの各出力15,16の
状態に夫々応じてフレームパルス6のパルス幅を拡大制
御するためのフレームパルス制御回路17を、図3の従
来回路に付加したものである。他の構成は図3のそれと
同一であり、その説明は省略する。
前方保護信号16はフレームパルス制御回路17へ入力
され、これ等信号15,16の状態に応じてフレームパ
ルス6のパルス幅(1クロック幅)を、後方護処理時に
は、期待フレームパルス位置に対して前後にNクロック
幅(Nは前記周波数偏差に応じて定まる自然数)だけ拡
大制御し、前方保護時には、期待フレームパルス位置に
対して前後に、N・2クロック幅、更には、N・Kクロ
ック幅(Kは前方保護の段数)に拡大制御する制御信号
18を生成する。フレームカウンタ5は当該制御信号1
8に応じてフレームパルス6の幅を拡大するように動作
する。
タイミングチャートであり、対向局装置の周波数に対し
て、端末装置に搭載されている発振器の周波数が±Δf
の偏差があるとする。バースト周期を1秒とし、端末装
置がフリーランしている領域が0.5秒であれば、バー
スト毎に発生する位相偏差は±Δf/2となる。
理“1”であり(図2最下行参照)、受信データ2から
検出されたパターン一致信号4は論理“1”であるか
ら、インバータ付きアンド回路8aの出力は論理“0”
となる。これが保護回路14のDFF11へ入力される
ので、アンド回路13aの出力は論理“1”から“0”
となる。これを受けて、フレームパルス制御回路17
は、フレームカウンタ5に対して、期待位相(フレーム
パルスの期待位置)に対して、その前後にNクロック幅
に拡大したフレームパルスを出力するよう制御して、後
方保護へ移行する。
致が検出されると、アンド回路13bの出力論理は
“0”から“1”になり、同期状態になってフレームパ
ルス幅は(1+2・N)クロック幅のままである。
ーン一致検出ができなくなると、インバータ付きアンド
回路8aの出力論理は“0”から“1”になり、アンド
回路13bの出力論理は“0”となって、前方保護とな
る。前方保護になると、フレームパルス制御回路17
は、フレームカウンタ5に対して、期待位相に対して
(1+2・N+2・N)のクロック幅のフレームパルス
6を出力するように制御する。フレームパルスの位置
で、連続してK回パターンが一致検出できないと、フレ
ームパルス6は(1+N・K+N・K)のクロック幅と
なるように制御する。
周知の技術を使用することができ、例えば、フレームカ
ウンタ5の複数ビットのカウント出力のうちの、制御信
号に応じて所望のビットをオア合成する等してフレーム
パルス6として導出するように構成することができる。
よるバースト間での位相ずれが最大1ビットとする。ハ
ンチング状態では、フレームパルス6は論理“1”であ
り、受信データ2から検出されたパターン一致信号4が
論理“1”となり、インバータ付きアンド回路8aの出
力が論理“0”になるので、保護回路14内のアンド回
路13aの出力も論理“0”になる。
7はフレームカウンタ5に期待位相に対して、3クロッ
ク幅のフレームパルス6を出力するよう制御し、後方保
護となる。フレームパルス位置で連続してパターン一致
が検出されると、アンド回路13bの出力論理が“0”
から“1”となって同期状態になり、フレームパルス幅
は3クロック幅のままである。
ーン一致検出ができないと、インバータ付きアンド回路
8aの出力論理は“1”となって、アンド回路13bの
出力論理は“0”となって前方保護状態になる。前方保
護状態になると、フレームパルス制御回路17はフレー
ムカウンタ5に期待位相に対して5クロック幅のフレー
ムパルス6を出力するよう制御する。フレームバルス位
置で連続して3回パターン一致が検出できないと、フレ
ームパルス幅は7クロック幅となるのである。
向局装置と自局である端末装置との間に生じる周波数偏
差によるフレーム同期はずれの発生を防止することが可
能となるという効果がある。その理由は、周波数偏差に
よるフレーム位相偏差を、端末装置の同期回路にて吸収
できるように、装置内フレームパルスに偏差を持たせて
いるからである。
経済的なものを選択することができる。その理由は、端
末装置に搭載される発振器の周波数精度として、高精度
のものが要求されないからである。
る。
Claims (4)
- 【請求項1】 受信信号のフレームパターンを検出する
パターン一致検出手段と、入力クロックを計数して計数
値が一フレーム周期分になる毎にフレームパルスを生成
するフレームカウンタと、前記パターン一致検出手段の
出力に対応してフレーム同期の前方保護及び後方保護の
処理を行う保護手段とを含むフレーム同期回路であっ
て、前記前方保護及び後方保護の各処理時に、前記フレ
ームパルスのパルス幅を拡大制御するフレームパルス制
御手段を含むことを特徴とするフレーム同期回路。 - 【請求項2】 前記フレームパルス制御手段は、対向局
と自局とのクロック信号周波数偏差に応じたパルス幅だ
け拡大制御する様にしたことを特徴とする請求項1記載
のフレーム同期回路。 - 【請求項3】 前記フレームパルス制御手段は、前記後
方保護の処理時において、前記パルス幅を、期待フレー
ムパルス位置に対して前後にNクロック幅(Nは前記周
波数偏差に応じて定まる自然数)だけ拡大制御すること
を特徴とする請求項2記載のフレーム同期回路。 - 【請求項4】 前記フレームパルス制御手段は、前記前
方保護の処理時において、前記パルス幅を、期待フレー
ムパルス位置に対して前後にN・Kクロック幅(Kは前
記前方保護の段数)に拡大制御することを特徴とする請
求項3記載のフレーム同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267598A JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9267598A JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11112488A true JPH11112488A (ja) | 1999-04-23 |
JP3033543B2 JP3033543B2 (ja) | 2000-04-17 |
Family
ID=17446968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9267598A Expired - Lifetime JP3033543B2 (ja) | 1997-10-01 | 1997-10-01 | フレーム同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3033543B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010066566A (ko) * | 1999-12-31 | 2001-07-11 | 대표이사 서승모 | 프레임 위치를 임의의 위치로 이동시키기 위한 장치 및방법 |
-
1997
- 1997-10-01 JP JP9267598A patent/JP3033543B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010066566A (ko) * | 1999-12-31 | 2001-07-11 | 대표이사 서승모 | 프레임 위치를 임의의 위치로 이동시키기 위한 장치 및방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3033543B2 (ja) | 2000-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07202657A (ja) | ディジタル遅延線 | |
JPH05199107A (ja) | システムクロックの位相制御方式 | |
JPH0637746A (ja) | フレーム同期制御方式 | |
JP2917522B2 (ja) | クロック同期方法および回路 | |
JP3033543B2 (ja) | フレーム同期回路 | |
JP3003776B2 (ja) | クロック調整回路 | |
JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
US6885714B1 (en) | Independently roving range control | |
JP3589752B2 (ja) | フレーム同期回路 | |
JP3487701B2 (ja) | フレームカウンタ | |
JP2908104B2 (ja) | 位相同期はずれ状態検出回路 | |
JPS639785B2 (ja) | ||
US6671817B1 (en) | Method and apparatus for producing a clock signal having an initial state at reference point of incoming signal thereafter changing state after a predetermined time interval | |
JP2897404B2 (ja) | データ伝送装置及び方法 | |
JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
JPH08321772A (ja) | Pll回路 | |
JP3443154B2 (ja) | 非同期リセット方式 | |
JPH073703Y2 (ja) | マルチフレーム同期回路 | |
JP2549472Y2 (ja) | フレーム同期保護回路 | |
JP3808424B2 (ja) | Pll回路および位相同期方法 | |
JP2669689B2 (ja) | 高速フレーム同期回路 | |
NZ206464A (en) | Phase adjusting pulse corrector | |
JPS62213337A (ja) | フレ−ム同期保護方式 | |
JPH0591100A (ja) | 高速フレーム付信号の同期方式 | |
JPH09130235A (ja) | ディジタルpll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20031222 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100109 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |