JPH073703Y2 - マルチフレーム同期回路 - Google Patents
マルチフレーム同期回路Info
- Publication number
- JPH073703Y2 JPH073703Y2 JP13913388U JP13913388U JPH073703Y2 JP H073703 Y2 JPH073703 Y2 JP H073703Y2 JP 13913388 U JP13913388 U JP 13913388U JP 13913388 U JP13913388 U JP 13913388U JP H073703 Y2 JPH073703 Y2 JP H073703Y2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- output
- frame synchronization
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、デジタル伝送装置におけるマルチフレーム同
期に関し、特に、CRV信号を用いた１ビツトシフト方式
によるマルチフレーム同期回路に関する。
期に関し、特に、CRV信号を用いた１ビツトシフト方式
によるマルチフレーム同期回路に関する。
（従来の技術） 第３図は従来のマルチフレーム同期回路の例を示す回路
ブロツク図である。
ブロツク図である。
当該回路は、フレーム同期部とマルチフレーム同期部と
から構成されている。最悪同期復帰課程（フレーム同期
パルスおよびマルチフレーム同期パルスがフレームパル
スおよびマルチフレームパルスの次のデータの位置にあ
る場合からの同期復帰課程）におけるフレーム同期部の
動作例を第５図に示し、第３図を参照して説明する。
から構成されている。最悪同期復帰課程（フレーム同期
パルスおよびマルチフレーム同期パルスがフレームパル
スおよびマルチフレームパルスの次のデータの位置にあ
る場合からの同期復帰課程）におけるフレーム同期部の
動作例を第５図に示し、第３図を参照して説明する。
フレームカウンタ回路21より発生したフレーム同期パル
スと入力端子30から入力されたデータ５−１のＦで表し
たフレームビツトとをフレーム同期検出回路20で比較す
る。両者が不一致でしかも同期保護が外れているとき、
端子34より同期はずれ情報５−６を出力するとともに、
OR回路24へ入力されるNOR回路23の出力パルス５−４に
より端子31から入力されるクロツク５−２が１周期分禁
止されて歯抜けクロツク５−５をつくる。この歯抜けク
ロツク５−５によりフレームカウンタ回路21が動作し、
フレーム同期パルス５−３を１ビツト後方にシフトさせ
る。この動作繰り返し、同期が採れたところでフレーム
同期パルス５−３の位置が固定され、端子34からの同期
はずれ情報５−６の出力が同期保護時間経過したのち停
止する。
スと入力端子30から入力されたデータ５−１のＦで表し
たフレームビツトとをフレーム同期検出回路20で比較す
る。両者が不一致でしかも同期保護が外れているとき、
端子34より同期はずれ情報５−６を出力するとともに、
OR回路24へ入力されるNOR回路23の出力パルス５−４に
より端子31から入力されるクロツク５−２が１周期分禁
止されて歯抜けクロツク５−５をつくる。この歯抜けク
ロツク５−５によりフレームカウンタ回路21が動作し、
フレーム同期パルス５−３を１ビツト後方にシフトさせ
る。この動作繰り返し、同期が採れたところでフレーム
同期パルス５−３の位置が固定され、端子34からの同期
はずれ情報５−６の出力が同期保護時間経過したのち停
止する。
フレーム同期が採られた後の最悪同期復帰課程における
マルチフレーム同期部の動作例を第４図に示し、第３図
を参照して説明する。
マルチフレーム同期部の動作例を第４図に示し、第３図
を参照して説明する。
マルチフレームカウンタ回路26により発生したマルチフ
レーム同期パルス４−２と端子30から入力されたデータ
４−１のＭで表したマルチフレームビツトとをマルチフ
レーム同期検出回路25により比較する。両者が不一致で
しかも同期保護が外れているとき、端子35よりマルチフ
レーム同期はずれ情報４−６を出力するとともに、OR回
路29に入力されるNOR回路28の出力パルス４−３によ
り、フレームカウンタ回路21より入力される１フレーム
周期クロツク４−４が１周期分禁止されて歯抜けクロツ
ク４−５を作る。この歯抜けクロツク４−５によりマル
チフレームカウンタ回路26が動作し、マルチフレーム同
期パルス４−２を１フレーム分後方にシフトさせる。こ
の動作を繰り返し、同期が採れたところでマルチフレー
ム同期パルス４−２の位置が固定され、端子35からの同
期はずれ情報４−６の出力がマルチフレーム同期保護時
間が経過した後、停止する。
レーム同期パルス４−２と端子30から入力されたデータ
４−１のＭで表したマルチフレームビツトとをマルチフ
レーム同期検出回路25により比較する。両者が不一致で
しかも同期保護が外れているとき、端子35よりマルチフ
レーム同期はずれ情報４−６を出力するとともに、OR回
路29に入力されるNOR回路28の出力パルス４−３によ
り、フレームカウンタ回路21より入力される１フレーム
周期クロツク４−４が１周期分禁止されて歯抜けクロツ
ク４−５を作る。この歯抜けクロツク４−５によりマル
チフレームカウンタ回路26が動作し、マルチフレーム同
期パルス４−２を１フレーム分後方にシフトさせる。こ
の動作を繰り返し、同期が採れたところでマルチフレー
ム同期パルス４−２の位置が固定され、端子35からの同
期はずれ情報４−６の出力がマルチフレーム同期保護時
間が経過した後、停止する。
（考案が解決しようとする課題） 従来のマルチフレーム同期回路はこのようにフレームパ
タンおよびマルチフレームパタンの検出のみでフレーム
同期およびマルチフレーム同期を行うため、フレーム同
期に必要なフレームビツトを多くとる必要があるという
欠点があつた。
タンおよびマルチフレームパタンの検出のみでフレーム
同期およびマルチフレーム同期を行うため、フレーム同
期に必要なフレームビツトを多くとる必要があるという
欠点があつた。
本考案の目的はフレームビツト数を削減し、より信頼性
の高いフレーム同期をとるマルチフレーム同期回路を提
供することにある。
の高いフレーム同期をとるマルチフレーム同期回路を提
供することにある。
（課題を解決するための手段） 前期目的を達成するために本考案によるマルチフレーム
同期回路は１ビツトシフト方式によるマルチフレーム同
期を行う装置のマルチフレーム同期回路において、受信
フレームバタンとフレームパタン検出周期のCRV信号と
を比較するフレームパタン検出回路、フレーム同期パル
スを発生するフレームカウンタ回路、前記フレームパタ
ン検出回路の出力と前記フレームカウンタ回路の出力と
を比較するフレーム同期検出回路、前方および後方保護
をとるフレーム同期保護回路、前記フレーム同期検出回
路出力と前記フレーム同期保護回路出力とを入力とする
NOR回路ならびにこのNOR回路出力とクロツクとを入力と
するOR回路からなるフレーム同期部と、マルチフレーム
同期パルスを発生するマルチフレームカウンタ回路、受
信マルチフレームパタンと前記マルチフレームカウンタ
回路の出力とを比較するマルチフレーム同期検出回路、
前方および後方保護をとるマルチフレーム同期保護回
路、前記マルチフレーム同期検出回路出力と前記マルチ
フレーム同期保護回路出力とを入力とするNOR回路なら
びにこのNOR回路出力と前記フレームカウンタ回路出力
とを入力とするOR回路からなるマルチフレーム同期部と
から構成されている。
同期回路は１ビツトシフト方式によるマルチフレーム同
期を行う装置のマルチフレーム同期回路において、受信
フレームバタンとフレームパタン検出周期のCRV信号と
を比較するフレームパタン検出回路、フレーム同期パル
スを発生するフレームカウンタ回路、前記フレームパタ
ン検出回路の出力と前記フレームカウンタ回路の出力と
を比較するフレーム同期検出回路、前方および後方保護
をとるフレーム同期保護回路、前記フレーム同期検出回
路出力と前記フレーム同期保護回路出力とを入力とする
NOR回路ならびにこのNOR回路出力とクロツクとを入力と
するOR回路からなるフレーム同期部と、マルチフレーム
同期パルスを発生するマルチフレームカウンタ回路、受
信マルチフレームパタンと前記マルチフレームカウンタ
回路の出力とを比較するマルチフレーム同期検出回路、
前方および後方保護をとるマルチフレーム同期保護回
路、前記マルチフレーム同期検出回路出力と前記マルチ
フレーム同期保護回路出力とを入力とするNOR回路なら
びにこのNOR回路出力と前記フレームカウンタ回路出力
とを入力とするOR回路からなるマルチフレーム同期部と
から構成されている。
（実施例） 以下、第１図と第２図を参照して本考案をさらに詳しく
説明する。第１図は、本考案によるマルチフレーム同期
回路の実施例を示す回路部であり、第２図は、本実施例
のフレーム同期部の動作を説明するための波形図であ
る。本考案のマルチフレーム同期回路は、フレームパタ
ン検出回路１、フレーム同期検出回路２、フレームカウ
ンタ回路３、フレーム同期保護回路４、NOR回路５、OR
回路６からなるフレーム同期部と、マルチフレーム同期
検出回路８、マルチフレームカウンタ回路９、マルチフ
レーム同期保護回路10、NOR回路11、OR回路12からなる
マルチフレーム同期部とから構成されている。なお、マ
ルチフレーム同期部の動作は、従来のものと同等である
のでその動作説明は割愛する。
説明する。第１図は、本考案によるマルチフレーム同期
回路の実施例を示す回路部であり、第２図は、本実施例
のフレーム同期部の動作を説明するための波形図であ
る。本考案のマルチフレーム同期回路は、フレームパタ
ン検出回路１、フレーム同期検出回路２、フレームカウ
ンタ回路３、フレーム同期保護回路４、NOR回路５、OR
回路６からなるフレーム同期部と、マルチフレーム同期
検出回路８、マルチフレームカウンタ回路９、マルチフ
レーム同期保護回路10、NOR回路11、OR回路12からなる
マルチフレーム同期部とから構成されている。なお、マ
ルチフレーム同期部の動作は、従来のものと同等である
のでその動作説明は割愛する。
入力端子15よりフレームパタン検出周期で入力するCRV
信号３−４と、入力端子13から入力するデータ３−１の
フレームビツトＦとをフレームパタン検出回路１により
比較する。さらに、フレームパタン検出回路１の出力と
フレームカウンタ回路３により発生したフレーム同期パ
ルス３−３とをフレーム同期検出回路２により比較す
る。両者が不一致でしかも同期が外れているとき、端子
18よりフレーム同期はずれ情報３−７を出力するととも
に、OR回路６に入力されるNOR回路５の出力パルス３−
５により入力端子14より入力するクロツク３−２が１周
期分禁止されて歯抜けクロツク３−６をつくる。この歯
抜けクロツク３−６によりフレームカウンタ回路３が動
作し、フレーム同期パルス３−３を１ビツト後方にシフ
トさせる。この動作を繰り返して同期が採れたところ
で、フレーム同期パルス３−３の位置が固定され、端子
18からの同期はずれ情報３−７の出力がフレーム同期保
護時間の経過した後、停止する。
信号３−４と、入力端子13から入力するデータ３−１の
フレームビツトＦとをフレームパタン検出回路１により
比較する。さらに、フレームパタン検出回路１の出力と
フレームカウンタ回路３により発生したフレーム同期パ
ルス３−３とをフレーム同期検出回路２により比較す
る。両者が不一致でしかも同期が外れているとき、端子
18よりフレーム同期はずれ情報３−７を出力するととも
に、OR回路６に入力されるNOR回路５の出力パルス３−
５により入力端子14より入力するクロツク３−２が１周
期分禁止されて歯抜けクロツク３−６をつくる。この歯
抜けクロツク３−６によりフレームカウンタ回路３が動
作し、フレーム同期パルス３−３を１ビツト後方にシフ
トさせる。この動作を繰り返して同期が採れたところ
で、フレーム同期パルス３−３の位置が固定され、端子
18からの同期はずれ情報３−７の出力がフレーム同期保
護時間の経過した後、停止する。
（考案の効果） 以上、説明したように本考案は、CRV信号とフレームビ
ツトとの比較および、この比較結果出力とフレームカウ
ンタ回路出力との比較を行つてフレーム同期を採り、そ
の後マルチフレーム同期を採ることにより、フレームビ
ツトの比較のみのフレーム同期よりもより信頼性の高い
フレーム同期を採ることができ、かつ、フレームビツト
数を削減できるという効果がある。
ツトとの比較および、この比較結果出力とフレームカウ
ンタ回路出力との比較を行つてフレーム同期を採り、そ
の後マルチフレーム同期を採ることにより、フレームビ
ツトの比較のみのフレーム同期よりもより信頼性の高い
フレーム同期を採ることができ、かつ、フレームビツト
数を削減できるという効果がある。
第１図は本考案によるマルチフレーム同期回路の実施例
を示す回路ブロツク図、第２図は第１図のフレーム同期
部の動作例を示す波形図、第３図は従来のマルチフレー
ム同期回路の回路図、第４図はマルチフレーム同期部の
動作例を示す波形図、第５図は従来の回路例のフレーム
同期部の動作例を示す波形図である。 １……フレームパタン検出回路 2,20……フレーム同期検出回路 3,21……フレームカウンタ回路 4,22……フレーム同期保護回路 5,23……NOR回路 6,24……OR回路 8,25……マルチフレーム同期検出回路 9,26……マルチフレームカウンタ回路 10,27……マルチフレーム同期保護回路 11,28……NOR回路 12,29……OR回路 13,30……データ入力端子 14,31……クロツク入力端子 15……CRV信号入力端子 16,32……データ出力端子 17,33……クロツク出力端子 18,34……フレーム同期はずれ情報出力端子 19,35……マルチフレーム同期はずれ情報出力端子
を示す回路ブロツク図、第２図は第１図のフレーム同期
部の動作例を示す波形図、第３図は従来のマルチフレー
ム同期回路の回路図、第４図はマルチフレーム同期部の
動作例を示す波形図、第５図は従来の回路例のフレーム
同期部の動作例を示す波形図である。 １……フレームパタン検出回路 2,20……フレーム同期検出回路 3,21……フレームカウンタ回路 4,22……フレーム同期保護回路 5,23……NOR回路 6,24……OR回路 8,25……マルチフレーム同期検出回路 9,26……マルチフレームカウンタ回路 10,27……マルチフレーム同期保護回路 11,28……NOR回路 12,29……OR回路 13,30……データ入力端子 14,31……クロツク入力端子 15……CRV信号入力端子 16,32……データ出力端子 17,33……クロツク出力端子 18,34……フレーム同期はずれ情報出力端子 19,35……マルチフレーム同期はずれ情報出力端子
Claims (1)
- 【請求項１】１ビツトシフト方式によるマルチフレーム
同期を行う装置のマルチフレーム同期回路において、受
信フレームパタンとフレームパタン検出周期のCRV信号
とを比較するフレームパタン検出回路、フレーム同期パ
ルスを発生するフレームカウンタ回路、前記フレームパ
タン検出回路の出力と前記フレームカウンタ回路の出力
とを比較するフレーム同期検出回路、前方および後方保
護をとるフレーム同期保護回路、前記フレーム同期検出
回路出力と前記フレーム同期保護回路出力とを入力とす
るNOR回路ならびにこのNOR回路出力とクロツクとを入力
とするOR回路からなるフレーム同期部と、マルチフレー
ム同期パルスを発生するマルチフレームカウンタ回路、
受信マルチフレームパタンと前記マルチフレームカウン
タ回路の出力とを比較するマルチフレーム同期検出回
路、前方および後方保護をとるマルチフレーム同期保護
回路、前記マルチフレーム同期検出回路出力と前記マル
チフレーム同期保護回路出力とを入力とするNOR回路な
らびにこのNOR回路出力と前記フレームカウンタ回路出
力とを入力とするOR回路からなるマルチフレーム同期部
とから構成されたマルチフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913388U JPH073703Y2 (ja) | 1988-10-25 | 1988-10-25 | マルチフレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913388U JPH073703Y2 (ja) | 1988-10-25 | 1988-10-25 | マルチフレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0260350U JPH0260350U (ja) | 1990-05-02 |
| JPH073703Y2 true JPH073703Y2 (ja) | 1995-01-30 |
Family
ID=31402111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13913388U Expired - Lifetime JPH073703Y2 (ja) | 1988-10-25 | 1988-10-25 | マルチフレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073703Y2 (ja) |
-
1988
- 1988-10-25 JP JP13913388U patent/JPH073703Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260350U (ja) | 1990-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JPH0568030A (ja) | 同期回路 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JPH0691524B2 (ja) | フレーム同期回路 | |
| JP2680953B2 (ja) | フレーム同期回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPS6248826A (ja) | フレ−ム同期方式 | |
| JP3157536B2 (ja) | マルチフレーム検出回路 | |
| JPS62147832A (ja) | フレ−ム同期方法 | |
| JPH07123249B2 (ja) | 警報発出禁止回路 | |
| JPH098795A (ja) | フレーム同期方法及び通信装置 | |
| JPH01109934A (ja) | フレーム同期回路 | |
| JPH01300637A (ja) | フレーム同期装置 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JP2001086108A (ja) | 同期検出方式 | |
| JPS62200837A (ja) | フレーム同期検出装置 | |
| JPH05304522A (ja) | 同期検出制御装置 | |
| JPH04294651A (ja) | 同期方式 |