JPH04294651A - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPH04294651A JPH04294651A JP3083223A JP8322391A JPH04294651A JP H04294651 A JPH04294651 A JP H04294651A JP 3083223 A JP3083223 A JP 3083223A JP 8322391 A JP8322391 A JP 8322391A JP H04294651 A JPH04294651 A JP H04294651A
- Authority
- JP
- Japan
- Prior art keywords
- protection
- synchronization
- state
- circuit
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は同期方式に関し、特にディジタル
伝送システムにおける同期方式に関するものである。
伝送システムにおける同期方式に関するものである。
【０００２】
【従来技術】従来のかかる同期方式は図２に示すような
構成で行われるようになっている。入力データ列１の中
の同期ビット位置が、同期ビット検出回路２により検出
される。一方、フレーム同期用のパルス８がバイナリカ
ウンタ構成のパルス生成回路５により生成される。
構成で行われるようになっている。入力データ列１の中
の同期ビット位置が、同期ビット検出回路２により検出
される。一方、フレーム同期用のパルス８がバイナリカ
ウンタ構成のパルス生成回路５により生成される。
【０００３】このフレーム同期用パルス８と同期ビット
検出回路２の検出タイミングとの一致不一致が、一致検
出回路３により検出される。
検出回路２の検出タイミングとの一致不一致が、一致検
出回路３により検出される。
【０００４】保護回路４は前方及び後方保護動作を行う
ものであり、前方保護段数分の不一致が連続して一致検
出回路３にて検出されると、そこで始めて同期はずれ状
態となる。
ものであり、前方保護段数分の不一致が連続して一致検
出回路３にて検出されると、そこで始めて同期はずれ状
態となる。
【０００５】この状態で、次に同期ビット検出回路２に
て同期ビットが検出されると、パルス生成回路５は保護
回路４からのリセット信号９によりリセットされ、入力
データ列中の同期ビット位置とパルス生成回路５からの
フレーム同期パルス８の位置とを合わされる。
て同期ビットが検出されると、パルス生成回路５は保護
回路４からのリセット信号９によりリセットされ、入力
データ列中の同期ビット位置とパルス生成回路５からの
フレーム同期パルス８の位置とを合わされる。
【０００６】以後、保護回路４は後方保護状態となり、
不一致回路３によりフレーム同期パルス８と同期ビット
との一致が後方保護段数分連続したことが検出されると
、同期状態となるようになっている。
不一致回路３によりフレーム同期パルス８と同期ビット
との一致が後方保護段数分連続したことが検出されると
、同期状態となるようになっている。
【０００７】この様な従来の同期回路では、同期ビット
とフレーム同期パルスとの不一致が前方保護段数分検出
されると同期はずれ状態となり、次に同期ビットが検出
されたときに、パルス生成回路５のリセットを行って、
後方保護段数分の一致が検出される同期状態になるよう
になっている。
とフレーム同期パルスとの不一致が前方保護段数分検出
されると同期はずれ状態となり、次に同期ビットが検出
されたときに、パルス生成回路５のリセットを行って、
後方保護段数分の一致が検出される同期状態になるよう
になっている。
【０００８】そのために、同期状態において、データ列
の位相がずれた様な場合、同期復帰するのに時間がかか
るという欠点がある。
の位相がずれた様な場合、同期復帰するのに時間がかか
るという欠点がある。
【０００９】
【発明の目的】そこで、本発明はこの様な従来のものの
欠点を除去すべくなされたものであって、その目的とす
るところは、同期状態においてデータ列の位相がずれた
様な場合に、同期復帰を速やかに実現できるようにした
同期方式を提供することにある。
欠点を除去すべくなされたものであって、その目的とす
るところは、同期状態においてデータ列の位相がずれた
様な場合に、同期復帰を速やかに実現できるようにした
同期方式を提供することにある。
【００１０】
【発明の構成】本発明による同期方式は、入力信号の同
期ビットを検出する同期ビット検出手段と、フレームパ
ルスを生成する第１及び第２のパルス生成手段と、前記
パルス生成手段の各出力と前記同期ビット検出手段の出
力との一致状態を夫々検出する第１及び第２の一致検出
手段と、前記一致検出手段の各出力に対して前方及び後
方保護のための計数動作を夫々行う第１及び第２の保護
手段とを設け、前記第１及び第２の保護手段のうち先に
同期状態になった方の保護手段は、他方の保護手段に対
して前方保護のための計数動作を停止せしめて前方保護
状態を禁止するようにしたことを特徴とする。
期ビットを検出する同期ビット検出手段と、フレームパ
ルスを生成する第１及び第２のパルス生成手段と、前記
パルス生成手段の各出力と前記同期ビット検出手段の出
力との一致状態を夫々検出する第１及び第２の一致検出
手段と、前記一致検出手段の各出力に対して前方及び後
方保護のための計数動作を夫々行う第１及び第２の保護
手段とを設け、前記第１及び第２の保護手段のうち先に
同期状態になった方の保護手段は、他方の保護手段に対
して前方保護のための計数動作を停止せしめて前方保護
状態を禁止するようにしたことを特徴とする。
【００１１】
【実施例】以下に本発明の実施例を図面を用いて詳述す
る。
る。
【００１２】図１は本発明の実施例のブロック図である
。データ列１の中の同期ビットが同期ビット検出回路２
にて検出される。この同期ビットとフレーム同期用パル
スとの関係により、同期状態や同期はずれ状態から前方
及び後方の各保護動作をなすための系統が２系統設けら
れている。
。データ列１の中の同期ビットが同期ビット検出回路２
にて検出される。この同期ビットとフレーム同期用パル
スとの関係により、同期状態や同期はずれ状態から前方
及び後方の各保護動作をなすための系統が２系統設けら
れている。
【００１３】フレーム同期用パルス８Ａ，８Ｂを夫々生
成するパルス生成回路５Ａ，５Ｂと、これ等パルス８Ａ
，８Ｂと同期ビットとのタイミングの一致、不一致を夫
々検出する一致検出回路３Ａ，３Ｂと、保護回路４Ａ，
４Ｂとを含んでいる。
成するパルス生成回路５Ａ，５Ｂと、これ等パルス８Ａ
，８Ｂと同期ビットとのタイミングの一致、不一致を夫
々検出する一致検出回路３Ａ，３Ｂと、保護回路４Ａ，
４Ｂとを含んでいる。
【００１４】同期はずれ状態において、データ列中の同
期ビットは同期ビット検出回路２により検出される。検
出された同期ビットは一致検出回路３Ａ，３Ｂにてパル
ス生成回路５Ａ，５Ｂからのフレーム同期パルス８Ａ，
８Ｂとの一致、不一致の検出が夫々行われる。
期ビットは同期ビット検出回路２により検出される。検
出された同期ビットは一致検出回路３Ａ，３Ｂにてパル
ス生成回路５Ａ，５Ｂからのフレーム同期パルス８Ａ，
８Ｂとの一致、不一致の検出が夫々行われる。
【００１５】そして、保護回路４Ａ，４Ｂのうち後方保
護段数分の一致を先に検出した方の保護回路が同期状態
となる。
護段数分の一致を先に検出した方の保護回路が同期状態
となる。
【００１６】この先に同期状態となった方の保護回路は
、他方の保護回路に対して前方保護状態となることを禁
止する信号を送出する。これにより、当該他方の保護回
路は同期はずれ状態，後方保護状態，同期状態のうちい
ずれかの状態となる。
、他方の保護回路に対して前方保護状態となることを禁
止する信号を送出する。これにより、当該他方の保護回
路は同期はずれ状態，後方保護状態，同期状態のうちい
ずれかの状態となる。
【００１７】また、同期状態において、入力データ列１
の位相がずれた場合、同期状態が確定している系統の一
致検出回路にて、同期ビットとフレーム同期パルスとの
不一致が検出されて前方保護状態に入り、前方保護段数
を越える不一致が検出されると、その系統は同期はずれ
状態になる。
の位相がずれた場合、同期状態が確定している系統の一
致検出回路にて、同期ビットとフレーム同期パルスとの
不一致が検出されて前方保護状態に入り、前方保護段数
を越える不一致が検出されると、その系統は同期はずれ
状態になる。
【００１８】このとき、他方の系統の保護回路に対して
前方保護動作を禁止する信号は解除される。この状態で
、この前方保護動作を禁止された系統の一致検出回路に
おいて、フレーム同期パルスと同期ビットとの一致を別
の位相で検出している場合、その状態が後方保護状態で
あれば保護段数分の一致を検出し同期状態となり、他方
の系統の保護回路の前方保護動作を禁止するのである。
前方保護動作を禁止する信号は解除される。この状態で
、この前方保護動作を禁止された系統の一致検出回路に
おいて、フレーム同期パルスと同期ビットとの一致を別
の位相で検出している場合、その状態が後方保護状態で
あれば保護段数分の一致を検出し同期状態となり、他方
の系統の保護回路の前方保護動作を禁止するのである。
【００１９】また、当該状態が同期状態であれば、直ち
に当該他方の系統の保護回路の前方保護動作を禁止する
のである。
に当該他方の系統の保護回路の前方保護動作を禁止する
のである。
【００２０】こうすることにより、先に同期状態となっ
た系統の保護回路が入力データの位相ずれ等により前方
保護段数を越えて同期はずれ状態となっても、他系統は
前方保護状態以外の後方保護状態か同期状態にあるので
、この他系統により直ちに同期復帰が可能になるのであ
る。
た系統の保護回路が入力データの位相ずれ等により前方
保護段数を越えて同期はずれ状態となっても、他系統は
前方保護状態以外の後方保護状態か同期状態にあるので
、この他系統により直ちに同期復帰が可能になるのであ
る。
【００２１】
【発明の効果】本発明によれば、同期状態になった一方
の系統以外の他方の系統の前方保護動作を禁止しておき
、入力データの位相がずれて当該一方の系統が前方保護
から同期はずれ状態になったとき、当該他方の系統は後
方保護動作を直ちに開始することができるので、同期は
ずれから同期復帰までの時間を短縮できるという効果が
ある。
の系統以外の他方の系統の前方保護動作を禁止しておき
、入力データの位相がずれて当該一方の系統が前方保護
から同期はずれ状態になったとき、当該他方の系統は後
方保護動作を直ちに開始することができるので、同期は
ずれから同期復帰までの時間を短縮できるという効果が
ある。
【図１】本発明の実施例のブロック図である。
【図２】従来の同期方式を示すブロック図である。
２ 同期ビット検出回路
３Ａ，３Ｂ 一致検出回路
４Ａ，４Ｂ 保護回路
Claims (1)
- 【請求項１】 入力信号の同期ビットを検出する同期
ビット検出手段と、フレームパルスを生成する第１及び
第２のパルス生成手段と、前記パルス生成手段の各出力
と前記同期ビット検出手段の出力との一致状態を夫々検
出する第１及び第２の一致検出手段と、前記一致検出手
段の各出力に対して前方及び後方保護のための計数動作
を夫々行う第１及び第２の保護手段とを設け、前記第１
及び第２の保護手段のうち先に同期状態になった方の保
護手段は、他方の保護手段に対して前方保護のための計
数動作を停止せしめて前方保護状態を禁止するようにし
たことを特徴とする同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083223A JPH04294651A (ja) | 1991-03-22 | 1991-03-22 | 同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083223A JPH04294651A (ja) | 1991-03-22 | 1991-03-22 | 同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04294651A true JPH04294651A (ja) | 1992-10-19 |
Family
ID=13796319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083223A Pending JPH04294651A (ja) | 1991-03-22 | 1991-03-22 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04294651A (ja) |
-
1991
- 1991-03-22 JP JP3083223A patent/JPH04294651A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04294651A (ja) | 同期方式 | |
| JP2944319B2 (ja) | 並列展開型フレーム同期方式 | |
| US5459752A (en) | Simple digital method for controlling digital signals to achieve synchronization | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPH0821923B2 (ja) | 同期回路 | |
| JP3264586B2 (ja) | パターン同期回路 | |
| JP3696316B2 (ja) | 同期保護方法および同期保護回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPH03261234A (ja) | フレーム同期方法とフレーム同期回路並びに多重変換装置 | |
| JPS59230344A (ja) | フレ−ム同期回路 | |
| JPH0537519A (ja) | フレーム同期方法および装置 | |
| JP2680953B2 (ja) | フレーム同期回路 | |
| JPH05219044A (ja) | フレーム同期回路 | |
| JPS6276337A (ja) | フレ−ム同期回路 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JP2003229842A (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
| JPH04245734A (ja) | 同期回路 | |
| JPH0691524B2 (ja) | フレーム同期回路 | |
| JPH04268842A (ja) | フレーム同期回路 | |
| JPH05336101A (ja) | デ−タ伝送におけるフレ−ム同期方法 | |
| JPH04297153A (ja) | フレーム同期保護回路 |