JPH0691524B2 - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JPH0691524B2
JPH0691524B2 JP63030130A JP3013088A JPH0691524B2 JP H0691524 B2 JPH0691524 B2 JP H0691524B2 JP 63030130 A JP63030130 A JP 63030130A JP 3013088 A JP3013088 A JP 3013088A JP H0691524 B2 JPH0691524 B2 JP H0691524B2
Authority
JP
Japan
Prior art keywords
circuit
frame
pulse
frame pulse
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63030130A
Other languages
English (en)
Other versions
JPH01205643A (ja
Inventor
司 芳賀
宜已 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63030130A priority Critical patent/JPH0691524B2/ja
Publication of JPH01205643A publication Critical patent/JPH01205643A/ja
Publication of JPH0691524B2 publication Critical patent/JPH0691524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、CMI符号による伝送が行なわれる多重化装置
における同期回路に関する。
（従来の技術） 従来、この種の同期回路は符号誤りによる同期はずれを
抑えるため、4,5段程度の前方保護回路を設ける一方、
同期復帰時に誤同期を防ぐために３〜５段程の後方保護
回路も設けていた。
（発明が解決しようとする課題） 従来の同期回路ではこのように４〜５段程度の前方保護
回路および３〜５段程度の後方保護回路を設けているの
で実際に同期はずれが起き、ハンチング状態に入るまで
に最短でも数フレーム分の時間を要し、また、同期引込
み時、誤同期となる可能性があるという欠点がある。
本発明の目的は上記欠点を解決するもので、実質的な同
期はずれの時間を短縮できるフレーム同期回路を提供す
ることにある。
（課題を解決するための手段） 前記目的を達成するために本発明によるフレーム同期回
路はCMI符号の信号を主信号とバイオレーシヨンパルス
に分離する復号器と、フレームパルスを発生するフレー
ムパルス発生回路と、前記バイオレーシヨンパルスおよ
び前記フレームパルス発生回路から出力されるフレーム
パルスを比較し、一致パルスを出力するフレームパルス
一致検出回路と、前記一致パルスに対し保護をかけ、同
期はずれになつたとき、前記フレームパルス発生回路に
対しカウンタセツト信号を出力し、フレームパルスの発
生時期をシフトさせる同期保護回路と、前記フレームパ
ルス発生回路から出力されたフレームパルスによつて主
信号のCRCチエツクを行ない、その結果を保護段数制御
信号として出力し、前記同期保護回路に保護段数制御信
号に応じた段数だけ保護させるCRCチエツク回路とから
構成してある。
（実 施 例） 以下、図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるフレーム同期回路の実施例を示す
ブロック図、第２図は第１図の動作を説明するためタイ
ムチヤートである。
CMI符号７は復号器１により主信号とバイオレーシヨン
パルスに分離される。
６フレームで１マルチフレームであるのでバイオレーシ
パルスは第２図(a)に示すように６フレームごとに出力
され、主信号は第２図(c)に示すように１フレームごと
にCRCチエツクビットを含み、CRCチエツクパターンはチ
エツクビツトC1〜C6で構成される。
主信号は多重変換回路（DMUX）２およびCRCチエツク回
路５に供給され、バイオレーシヨンパルスはフレームパ
ルス一致検出回路４に供給される。
フレームパルス一致検出回路４はフレームパルス発生回
路３および復号器１からそれぞれ出力されたフレームパ
ルスの比較を行ない、その結果、一致した場合、一致パ
ルスを同期保護回路６に対して送出する。
保護回路６はCRCチエツク回路５から出力された保護段
数制御信号に応じて一致パルスに対して保護をかけ、そ
の結果をフレームパルス発生回路３に出力する。
フレームパルス発生回路３では保護回路６の出力に応じ
てフレームパルスを作り出し、これをCRCチエツク回路
５に出力する。
CRCチエツク回路５はフレームパルス発生回路３から出
力されたフレームパルスを用いて復号器１から出力され
た主信号に対してCRCチエツクを行ない、その結果を保
護段数制御信号として保護回路６の保護段数を決定す
る。
この保護段数はCRCチエツクにより異常が認められない
場合は少なくなる。
（発明の効果） 以上、説明したように本発明はフレームビツトの位置に
CRCチエツクビツトを設け、１マルチフレームごとにCRC
チエツクを行ない、その結果により前方保護段数の設定
およびハンチング時の一致パルスの適確性の判断を行な
う構成であるので実質的な同期はずれの時間を短縮でき
るという効果がある。
【図面の簡単な説明】
第１図は、本発明によるフレーム同期回路の実施例を示
す機能ブロツク図、第２図は第１図の動作を説明するた
めのタイミングチヤートである。 １……CMI復号器 ２……多重変換装置（DMUX） ３……フレームパルス発生回路 ４……フレームパルス一致検出回路 ５……CRCチエツク回路 ６……同期保護回路、７……CMI信号 ８……DMUX出力信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】CMI符号の信号を主信号とバイオレーシヨ
    ンパルスに分離する復号器と、フレームパルスを発生す
    るフレームパルス発生回路と、前記バイオレーシヨンパ
    ルスおよび前記フレームパルス発生回路から出力される
    フレームパルスを比較し、一致した場合、一致パルスを
    出力するフレームパルス一致検出回路と、前記一致パル
    スに対し保護をかけ、同期はずれになつたとき、前記フ
    レームパルス発生回路に対しカウンタセツト信号を出力
    し、フレームパルスの発生時期をシフトさせる同期保護
    回路と、前記フレームパルス発生回路から出力されたフ
    レームパルスによつて主信号のCRCチエツクを行ない、
    その結果を保護段数制御信号として出力し、前記同期保
    護回路に保護段数制御信号に応じた段数だけ保護させる
    CRCチエツク回路とから構成したことを特徴とするフレ
    ーム同期回路。
JP63030130A 1988-02-12 1988-02-12 フレーム同期回路 Expired - Lifetime JPH0691524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63030130A JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030130A JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Publications (2)

Publication Number Publication Date
JPH01205643A JPH01205643A (ja) 1989-08-18
JPH0691524B2 true JPH0691524B2 (ja) 1994-11-14

Family

ID=12295195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030130A Expired - Lifetime JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Country Status (1)

Country Link
JP (1) JPH0691524B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292927A (ja) * 1988-05-19 1989-11-27 Toshiba Corp データ伝送方式

Also Published As

Publication number Publication date
JPH01205643A (ja) 1989-08-18

Similar Documents

Publication Publication Date Title
JP2732759B2 (ja) フレーム同期制御方式
JP4207329B2 (ja) フレーム同期回路
CA2472980A1 (en) Communications system
JPH0691524B2 (ja) フレーム同期回路
JP3146263B2 (ja) フレーム同期方式
JP2535947B2 (ja) マルチフレ―ム同期回路
JP2944319B2 (ja) 並列展開型フレーム同期方式
JP2803050B2 (ja) 同期検出装置
JP2697421B2 (ja) ディジタル伝送システムのフレーム同期回路
JPH073703Y2 (ja) マルチフレーム同期回路
JPH0134489B2 (ja)
JP2680953B2 (ja) フレーム同期回路
JP2948894B2 (ja) フレーム同期回路
JP3021791B2 (ja) ディジタル多重光搬送装置のフレーム同期方式
JPH05304522A (ja) 同期検出制御装置
JPH0821923B2 (ja) 同期回路
JP3565206B2 (ja) 伝送データフレーム同期回路及び伝送データフレーム同期方法
JP2655624B2 (ja) フレ−ム同期検出回路
JPH0221183B2 (ja)
JP2549472Y2 (ja) フレーム同期保護回路
JP2680962B2 (ja) フレーム同期回路
JP3014120B2 (ja) フレーム同期検出装置
JPS588782B2 (ja) マルチフレ−ム同期装置
JPH03261234A (ja) フレーム同期方法とフレーム同期回路並びに多重変換装置
JPH0530066A (ja) チヤネル検出装置