JP3565206B2 - 伝送データフレーム同期回路及び伝送データフレーム同期方法 - Google Patents
伝送データフレーム同期回路及び伝送データフレーム同期方法 Download PDFInfo
- Publication number
- JP3565206B2 JP3565206B2 JP2002027874A JP2002027874A JP3565206B2 JP 3565206 B2 JP3565206 B2 JP 3565206B2 JP 2002027874 A JP2002027874 A JP 2002027874A JP 2002027874 A JP2002027874 A JP 2002027874A JP 3565206 B2 JP3565206 B2 JP 3565206B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- frame
- stage number
- output
- protection stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル伝送系において、伝送データのフレーム同期を確立する伝送データフレーム同期回路及び伝送データフレーム同期方法に関するものである。
【０００２】
【従来の技術】
従来より、ディジタル伝送系において伝送データの同期を確立する伝送データフレーム同期回路が知られている。図５は、従来の伝送データフレーム同期回路の構成を示すブロック図である。伝送データフレーム同期回路は、ＣＰＵ保護段数設定部１０とＳＹＮＣ検出部２０と前方保護段数処理部３０と後方保護段数処理部４０と同期状態信号生成部５０とデータ出力位置決定部６０とから構成される。
【０００３】
ＣＰＵ保護段数設定部１０は、前方保護段数設定値Ｆ＿ＲＥＧ、後方保護段数設定値Ｒ＿ＲＥＧを決定する。前方保護段数設定値Ｆ＿ＲＥＧは、前方保護段数−１の値となる。例えば、前方保護段数が３であれば、前方保護段数設定値Ｆ＿ＲＥＧは２となる。同様に、後方保護段数設定値Ｒ＿ＲＥＧは、後方保護段数−１の値となる。
【０００４】
ＳＹＮＣ検出部２０は、伝送データの同期ビットＳＹＮＣを検出する。同期ビットＳＹＮＣは、各フレームで１ビットだけ「Ｌ」レベルとなる。ＳＹＮＣ検出部２０は、同期ビットＳＹＮＣを検出して、現フレームの同期ビット位置を示す同期ビット信号ＳＹＮＣ１と、フレーム同期が確定した時点の同期ビット位置を示す同期ビット信号ＳＹＮＣＸとを出力する。同期ビット信号ＳＹＮＣＸ，ＳＹＮＣ１は、同期ビット位置が「Ｈ」レベルとなる信号である。
【０００５】
ＭＦ基準カウンタ値は、システムの起動時に最初のフレーム開始信号をトリガにして、１フレーム内を内部動作クロック信号ＣＬＫの立ち上がりでカウントした値である。ＳＹＮＣ検出部２０は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値をクロック信号ＣＬＫに同期して保持し、この保持した値をＳＹＮＣ確認位置カウンタ値としてデータ出力位置決定部６０に出力するものである。
【０００６】
なお、ＳＹＮＣ検出部２０では、フレーム同期が確立した最初のフレーム（後述するフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」から「Ｈ」になったフレーム）で保持したＳＹＮＣ確認位置カウンタ値をフレーム非同期になるまで保持し続ける。
【０００７】
前方保護段数処理部３０は、フレーム同期中に、同期ビットＳＹＮＣを前方保護段数だけ検出できなかった場合、非同期確定パルスを出力する。前方保護段数処理部３０において、否定論理積回路（以下、ＮＡＮＤとする）３１は、同期ビット信号ＳＹＮＣＸとＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に有効「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【０００８】
ＮＡＮＤ３２は、反転させた同期ビット信号ＳＹＮＣＸと同期ビット信号ＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致する場合に有効「Ｈ」となる信号ＨＩＴＳＹＮＣを出力する。
【０００９】
論理積回路（以下、ＡＮＤとする）３３は、信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの論理積をとる。このＡＮＤ３３は、フレーム同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ３５のシフトアップ用のイネーブル信号ＥＮとして出力する。
【００１０】
ＮＡＮＤ３４は、反転させた信号ＨＩＴＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致する場合に「Ｈ」となる信号をカウンタ３５の初期値設定用のロード信号ＬＤとして出力する。
【００１１】
カウンタ３５は、ロード信号ＬＤが「Ｈ」であるとき、入力端子ＤＩＮに入力された初期値「０」を取り込む。また、カウンタ３５は、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップして、このカウンタ値を出力端子ＤＯから出力する。
【００１２】
アダー３６は、前方保護段数設定値Ｆ＿ＲＥＧに１加算した値を出力する。排他的論理和回路（以下、ＥＯＲとする）３７は、カウンタ３５の出力値とアダー３６の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの非同期確定パルスを出力する。
【００１３】
例えば、前方保護段数設定値Ｆ＿ＲＥＧが２（前方保護段数３）のとき、フレーム同期中に、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じると、ＡＮＤ３３から出力されるイネーブル信号ＥＮによりカウンタ３５のカウンタ値は０→１→２→３というようにフレーム毎に１ずつカウントアップされ、３フレーム目でカウンタ３５の出力値とアダー３６の出力値とが一致するので、ＥＯＲ３７から非同期確定パルスが出力される。
【００１４】
「Ｌ」レベルの非同期確定パルスが出力されると、ＲＳフリップフロップからなる同期状態信号生成部５０は、リセット状態となり、フレーム同期状態か否かを示すフレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。
【００１５】
フレーム同期状態信号ＣＨＳＹＮＣＰは、「Ｈ」レベルのときアクティブ、すなわちフレーム同期状態であることを示す。フレーム同期状態信号ＣＨＳＹＮＣＮは、ＣＨＳＹＮＣＰを論理反転させた信号で「Ｌ」レベルのときフレーム同期状態であることを示す。
【００１６】
フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」レベルとなったことにより、ＮＡＮＤ３４から出力されるロード信号ＬＤが「Ｈ」となるので、カウンタ３５のカウンタ値は３→０というようにクリアされる。
【００１７】
次に、後方保護段数処理部４０は、フレーム非同期中に、同期ビットＳＹＮＣを後方保護段数のフレーム数だけ検出した場合、同期確定パルスを出力する。後方保護段数処理部４０において、ＮＡＮＤ４１は、ＮＡＮＤ３１と同様に、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【００１８】
ＡＮＤ４２は、同期ビット信号ＳＹＮＣ１とフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム非同期状態で、かつ同期ビットＳＹＮＣを検出できたときに「Ｈ」となる信号をカウンタ４４のイネーブル信号ＥＮとして出力する。
【００１９】
ＮＡＮＤ４３は、反転させた信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＮとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ４４のロード信号ＬＤとして出力する。
【００２０】
カウンタ４４は、カウンタ３５と同様に、ロード信号ＬＤが「Ｈ」であるとき、初期値「０」を取り込み、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップする。アダー４５は、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を出力する。ＥＯＲ４６は、カウンタ４４の出力値とアダー４５の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの同期確定パルスを出力する。
【００２１】
例えば、後方保護段数設定値Ｒ＿ＲＥＧが０（後方保護段数１）のとき、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ４２から出力されるイネーブル信号ＥＮによりカウンタ４４のカウンタ値は０→１というようにカウントアップされ、カウンタ４４の出力値とアダー４５の出力値とが一致するので、ＥＯＲ４６から同期確定パルスが出力される。
【００２２】
「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５０は、セット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルとなったことにより、ＮＡＮＤ４３から出力されるロード信号ＬＤが「Ｈ」となるので、カウンタ４４のカウンタ値は１→０というようにクリアされる。
【００２３】
次に、データ出力位置決定部６０は、ＳＹＮＣ検出部２０から出力されたＳＹＮＣ確認位置カウンタ値を利用して伝送データの出力位置を選択し、フレーム同期中の伝送データ出力制御を行う。すなわち、データ出力位置決定部６０は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置のデータからクロック信号ＣＬＫに同期してデータ出力を開始する。
【００２４】
【発明が解決しようとする課題】
以上のように、従来の伝送データフレーム同期確認には、保護段数処理の考え方が用いられる。フレーム非同期状態からフレーム同期確定までは後方保護段数処理部４０を用い、フレーム同期状態からフレーム非同期確定までは前方保護段数処理部３０を用いることで、ＣＰＵ保護段数設定部１０で設定された前方保護段数設定値Ｆ＿ＲＥＧ及び後方保護段数設定値Ｒ＿ＲＥＧに準じた動作を実現する。伝送データは、フレーム同期確定時のみデータ出力位置決定部６０によって先頭位置が決定され、この先頭位置のデータから順次出力されることにより、同期確定後のデータ処理が行われる。
【００２５】
従来の伝送データフレーム同期回路では、フレーム非同期が確定した時点でデータ出力位置決定部６０により伝送データの出力が停止される。ＣＰＵ保護段数設定部１０によって前方保護段数設定値Ｆ＿ＲＥＧを最小値０（前方保護段数１）、後方保護段数設定値Ｒ＿ＲＥＧを最小値０（後方保護段数１）に設定することで伝送データが正常に伝送されている場合は、フレーム非同期中の伝送データ出力停止は最短１フレームで済む。言い換えれば、１フレーム区間は出力停止することとなる。しかし、ＣＰＵ保護段数設定部１０で後方保護段数が２以上に設定されている場合は、２フレーム以上の出力停止が生じる。
【００２６】
ここで、従来の伝送データフレーム同期回路では、フレーム同期中に現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じて疑似同期状態となった後に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が生じたとしても、フレーム同期を確立することなく、フレーム非同期となる。その理由は、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じると、カウンタ３５のカウンタ値がフレーム毎に１ずつカウントアップされるからである。このように、従来の伝送データフレーム同期回路では、フレーム非同期中に疑似同期状態が発生すると、その後に同期確立可能な状態が生じたとしても、フレーム非同期となり、データ出力が停止してしまうという問題点があった。
【００２７】
また、従来の伝送データフレーム同期回路では、ＣＰＵ保護段数設定部１０によって前方保護段数設定値Ｆ＿ＲＥＧが１以上（前方保護段数２以上）に設定される場合、フレーム同期中にデータが瞬断やフォーマット誤り等により不安定になると、同期ビット位置が同期確定時の同期ビット位置と一致しないので、前述のように、カウンタ３５のカウンタ値が０→１→２→・・・・というようにカウントアップされる。
【００２８】
この場合、データ出力位置決定部６０から出力される伝送データの先頭位置も同期ビット位置の変化に応じて変更する必要があるが、従来の伝送データフレーム同期回路では、カウンタ３５の出力値とアダー３６の出力値とが一致するまではフレーム同期状態と見なして伝送データの出力を続行するので、データが不安定な擬似同期状態からフレーム非同期が確定するまでの数フレーム区間は誤ったデータ転送が行われる可能性があった。
【００２９】
本発明は、上記課題を解決するためになされたもので、疑似同期状態が発生した後に同期確立可能な状態が生じた場合には、フレーム同期状態を維持してデータの出力停止を回避し、かつ擬似同期状態での伝送データ誤りの発生を抑制することができる伝送データフレーム同期回路及び伝送データフレーム同期方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明の伝送データフレーム同期回路は、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する検出部（２）と、フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数（Ｒ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力し、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数（ＲＲ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力する後方保護段数処理部（４）と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数（Ｆ＿ＲＥＧ＋１）に達したときに非同期確定パルスを出力し、フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする前方保護段数処理部（３）とを有するものである。
本発明は、伝送フレーム同期を維持する目的に用いられる前方保護段数処理の使用方法に伝送フレーム非同期状態からフレーム同期状態に遷移させる目的に用いられる後方保護段数処理を併用することで、フレーム同期の維持と正確な伝送データ処理を可能にする伝送データフレーム同期回路である。本発明は、フレーム同期確定を行うために、従来、フレーム非同期中のみ動作していた後方保護段数処理部、非同期確定を行うために、従来、フレーム同期中のみ動作していた前方保護段数処理部の使用法を改め、フレーム同期中で前方保護段数処理部が動作している間に同期検出された場合には独立に後方保護段数処理部を起動してフレーム同期を継続したままで、出力伝送データを切り替える動作を特徴とする。また、入力伝送データの状態によっては、同期ビット連続検出回数で判断するという従来の保護段数の考え方を用いることで、フレーム同期中の伝送データをより正確に制御し、かつ安定した処理が実現でき、回路規模の面から考えても従来の回路に簡単に組み込め変更もほとんど発生しないため、容易に実現可能であることを特徴とする。
【００３１】
また、本発明の伝送データフレーム同期回路の１構成例は、フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された現フレームの同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定部（６）を有するものである。
また、本発明の伝送データフレーム同期回路の１構成例は、前記第１の後方保護段数と前記第２の後方保護段数をそれぞれ独立に設定する保護段数設定部（１）を有するものである。
【００３２】
また、本発明の伝送データフレーム同期回路の１構成例において、前記後方保護段数処理部は、前記第１の計数値又は前記第２の計数値を計数する第１のカウンタ（４０４）と、フレーム非同期中は前記第１の計数値を前記第１のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記第２の計数値を前記第１のカウンタに数えさせる第１のカウンタ制御部（４１０）と、フレーム非同期中は予め設定された前記第１の後方保護段数と前記第２の後方保護段数のうち前記第１の後方保護段数を選択して出力し、フレーム同期中に前記疑似同期状態が発生した後は前記第２の後方保護段数を選択して出力する選択部（４１１）と、前記第１のカウンタで数えられた前記第１の計数値又は前記第２の計数値と前記選択部から出力された後方保護段数とが一致したとき前記同期確定パルスを出力する第１の排他的論理和回路（４０６）とを備え、前記前方保護段数処理部は、前記第３の計数値を計数する第２のカウンタ（３０５）と、フレーム同期中は前記第３の計数値を前記第２のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする第２のカウンタ制御部（３１１）と、前記第２のカウンタで数えられた前記第３の計数値と前記前方保護段数とが一致したとき前記非同期確定パルスを出力する第２の排他的論理和回路（３０７）とを備えるものである。
【００３３】
また、本発明の伝送データフレーム同期方法は、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する手順と、フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときにフレーム同期を確立する非同期中の後方保護段数処理手順と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときにフレーム同期を確立する疑似同期中の後方保護段数処理手順と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときにフレーム非同期を確立する同期中の前方保護段数処理手順と、フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする疑似同期中の前方保護段数処理手順とを実行するようにしたものである。
【００３４】
また、本発明の伝送データフレーム同期方法の１構成例は、フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定手順を実行するようにしたものである。
また、本発明の伝送データフレーム同期方法の１構成例は、前記非同期中の後方保護段数処理手順で用いる第１の後方保護段数と前記疑似同期中の後方保護段数処理手順で用いる第２の後方保護段数をそれぞれ独立に設定するようにしたものである。
【００３５】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態となる伝送データフレーム同期回路の構成を示すブロック図である。伝送データフレーム同期回路は、ＣＰＵ保護段数設定部１とＳＹＮＣ検出部２と前方保護段数処理部３と後方保護段数処理部４と同期状態信号生成部５とデータ出力位置決定部６とから構成される。
【００３６】
ＣＰＵ保護段数設定部１は、前方保護及び後方保護の段数値の設定を行う。ＳＹＮＣ検出部２にて同期ビット信号ＳＹＮＣの検出を行い、ＣＰＵ保護段数設定部１とＳＹＮＣ検出部２において生成された信号を前方保護段数処理部３、後方保護段数処理部４に伝送する。前方保護段数処理部３と後方保護段数処理部４において非同期確定パルス、同期確定パルスを生成し、同期状態信号生成部５に伝送する。同期状態信号生成部５において生成されたフレーム同期状態信号とＳＹＮＣ検出部２において生成されたＳＹＮＣ確認位置カウンタ値がデータ出力位置決定部６に伝送され、フレーム同期確定後の伝送データがデータ出力位置決定部６から出力される。
【００３７】
次に、図２を用いて本実施の形態の伝送データフレーム同期回路を詳細に説明する。図２は図１の伝送データフレーム同期回路の詳細な構成を示すブロック図である。ＣＰＵ保護段数設定部１は、前方保護段数設定値Ｆ＿ＲＥＧ、フレーム非同期中に使用される後方保護段数設定値Ｒ＿ＲＥＧ、フレーム疑似同期中に使用される後方保護段数設定値ＲＲ＿ＲＥＧを決定する。
【００３８】
前方保護段数設定値Ｆ＿ＲＥＧは、前方保護段数−１の値となる。同様に、後方保護段数設定値Ｒ＿ＲＥＧは、フレーム非同期中の後方保護段数−１、後方保護段数設定値ＲＲ＿ＲＥＧは、疑似同期中の後方保護段数−１の値となる。
【００３９】
ＳＹＮＣ検出部２は、各フレームで１ビットの「Ｌ」レベルの同期ビットＳＹＮＣを検出して、現フレームの同期ビット位置を示す同期ビット信号ＳＹＮＣ１と、１フレーム前の同期ビット位置を示す同期ビット信号ＳＹＮＣ０とを出力する。同期ビット信号ＳＹＮＣ０，ＳＹＮＣ１は、同期ビット位置が「Ｈ」レベルとなる信号である。
【００４０】
ＭＦ基準カウンタ値は、システムの起動時に最初のフレーム開始信号をトリガにして、１フレーム内を内部動作クロック信号ＣＬＫの立ち上がりでカウントした値である。ＳＹＮＣ検出部２は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値をクロック信号ＣＬＫに同期して保持し、この保持した値をＳＹＮＣ確認位置カウンタ値としてデータ出力位置決定部６に出力する。ＳＹＮＣ確認位置カウンタ値は、同期ビットＳＹＮＣがＭＦ基準カウンタ値のどの位置に存在するか（１フレーム中のどの位置に存在するか）を示すものである。
【００４１】
なお、従来のＳＹＮＣ検出部２０では、フレーム同期が確立した最初のフレーム（後述するフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」から「Ｈ」になったフレーム）で保持したＳＹＮＣ確認位置カウンタ値をフレーム非同期になるまで保持し続けるが、本実施の形態のＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直す。
【００４２】
前方保護段数処理部３は、フレーム同期中に同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致しないフレームの数を計数し、この計数値が前方保護段数（Ｆ＿ＲＥＧ＋１）に達したときに非同期確定パルスを出力し、フレーム同期中に疑似同期状態が発生した後に、同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致したとき計数値をクリアする。
【００４３】
前方保護段数処理部３において、ＮＡＮＤ３０１は、同期ビット信号ＳＹＮＣ０とＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない場合に「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【００４４】
ＮＡＮＤ３０２は、反転させた同期ビット信号ＳＹＮＣ０と同期ビット信号ＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号ＨＩＴＳＹＮＣを出力する。
【００４５】
カウンタ制御部３１１のＡＮＤ３０３は、信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの論理積をとり、フレーム同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ３０５のイネーブル信号ＥＮとして出力する。
【００４６】
ＮＡＮＤ３０４は、反転させた信号ＨＩＴＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号を選択部（ＳＥＬ）３１０に出力する。
【００４７】
ＮＡＮＤ３０８は、反転させた信号ＨＩＴＳＹＮＣと反転させたフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号を選択部３１０に出力する。
【００４８】
制御部３０９には、ＮＡＮＤ３０１から出力される信号ＭＩＳＳＳＹＮＣ、ＥＯＲ３０７から出力される非同期確定パルス、同期状態信号生成部５から出力されるフレーム同期状態信号ＣＨＳＹＮＣＰ、及び後方保護段数処理部４内の制御部４０８の制御情報が入力される。
【００４９】
フレーム同期中は、フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｈ」レベルであり、フレーム非同期中は、非同期確定パルスとフレーム同期状態信号ＣＨＳＹＮＣＰとが「Ｌ」レベルである。また、フレーム疑似同期状態は、フレーム同期中で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態なので、フレーム疑似同期中は、フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｈ」レベルで、かつ信号ＭＩＳＳＳＹＮＣが「Ｈ」レベルである。
【００５０】
制御部３０９は、フレーム非同期中又は疑似同期中の場合、選択部３１０にＮＡＮＤ３０４の出力を選択させ、フレーム同期中の場合、選択部３１０にＮＡＮＤ３０８の出力を選択させる。選択部３１０が選択して出力した信号は、ロード信号ＬＤとしてカウンタ３０５に入力される。
【００５１】
カウンタ３０５は、ロード信号ＬＤが「Ｈ」であるとき、入力端子ＤＩＮに入力された初期値「０」を取り込む。また、カウンタ３０５は、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップして、このカウンタ値を出力端子ＤＯから出力する。
【００５２】
アダー３０６は、前方保護段数設定値Ｆ＿ＲＥＧに１加算した値を出力する。ＥＯＲ３０７は、カウンタ３０５の出力値とアダー３０６の出力値の排他的論理和をとり、２つの出力値が一致するとき「Ｌ」レベルの非同期確定パルスを出力する。
【００５３】
次に、後方保護段数処理部４は、フレーム非同期中に同期ビットＳＹＮＣを検出したフレームの数を計数し、この計数値が第１の後方保護段数（Ｒ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力し、フレーム同期中に同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致しない疑似同期状態が発生した後に、同期ビットＳＹＮＣを検出したフレームの数を計数し、この計数値が第２の後方保護段数（ＲＲ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力する。
【００５４】
後方保護段数処理部４において、ＮＡＮＤ４０１は、ＮＡＮＤ３０１と同様に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないとき「Ｈ」レベルの信号ＭＩＳＳＳＹＮＣを出力する。
【００５５】
ＡＮＤ４０２は、同期ビット信号ＳＹＮＣ１とフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム非同期状態で、かつ同期ビットＳＹＮＣを検出できたとき「Ｈ」レベルの信号を選択部（ＳＥＬ）４０９に出力する。
【００５６】
ＮＡＮＤ４０３は、反転させた信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＮとの否定論理積をとり、フレーム非同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないとき「Ｈ」レベルの信号をカウンタ４０４のロード信号ＬＤとして出力する。
【００５７】
ＡＮＤ４０７は、同期ビット信号ＳＹＮＣ１と反転させたフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム同期状態で、かつ同期ビットＳＹＮＣを検出できたとき「Ｈ」レベルの信号を選択部４０９に出力する。
【００５８】
制御部４０８には、ＮＡＮＤ４０１から出力される信号ＭＩＳＳＳＹＮＣ、ＥＯＲ４０６から出力される同期確定パルス、同期状態信号生成部５から出力されるフレーム同期状態信号ＣＨＳＹＮＣＮ、及び前方保護段数処理部３内の制御部３０９の制御情報が入力される。
【００５９】
フレーム同期中は、同期確定パルスとフレーム同期状態信号ＣＨＳＹＮＣＮとが「Ｌ」レベルであり、フレーム非同期中は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｈ」レベルである。また、フレーム疑似同期中は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルで、かつ信号ＭＩＳＳＳＹＮＣが「Ｈ」レベルである。
【００６０】
制御部４０８は、フレーム非同期中又は疑似同期中の場合、選択部４０９にＡＮＤ４０２の出力を選択させ、フレーム同期中の場合、選択部４０９にＡＮＤ４０７の出力を選択させる。選択部４０９が選択して出力した信号は、イネーブル信号ＥＮとしてカウンタ４０４に入力される。
【００６１】
また、制御部４０８は、フレーム同期中又は非同期中の場合、選択部４１１にアダー４０５から出力された、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を選択させ、疑似同期中の場合、選択部４１１にアダー４０５から出力された、後方保護段数設定値ＲＲ＿ＲＥＧに１加算した値を選択させる。
【００６２】
カウンタ４０４は、カウンタ３０５と同様に、ロード信号ＬＤが「Ｈ」であるとき、初期値「０」を取り込み、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップする。
【００６３】
アダー４０５は、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を出力すると共に、後方保護段数設定値ＲＲ＿ＲＥＧに１加算した値を出力する。ＥＯＲ４０６は、カウンタ４０４の出力値と選択部４１１の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの同期確定パルスを出力する。
【００６４】
次に、ＲＳフリップフロップからなる同期状態信号生成部５は、前方保護段数処理部３から出力される非同期確定パルスと、後方保護段数処理部４から出力される同期確定パルスとに基づいて、フレーム同期状態か否かを示すフレーム同期状態信号ＣＨＳＹＮＣＰ，ＣＨＳＹＮＣＮを生成する。
【００６５】
ＥＯＲ３０７から「Ｌ」レベルの非同期確定パルスが出力されると、同期状態信号生成部５は、リセット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。また、ＥＯＲ４０６から「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５は、セット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。
【００６６】
次に、データ出力位置決定部６は、ＳＹＮＣ検出部２から出力されたＳＹＮＣ確認位置カウンタ値を利用して伝送データの出力位置を選択し、フレーム同期中の伝送データ出力制御を行う。すなわち、データ出力位置決定部６は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置のデータからクロック信号ＣＬＫに同期してデータ出力を開始する。
【００６７】
以下、本実施の形態において、従来の伝送データフレーム同期回路から変更、追加した回路動作について述べる。本実施の形態の動作で考えられる入力パターンは、大別して２パターン考えられる。第１のパターンは、伝送データの同期ビットＳＹＮＣが誤って一度不検出となり、再びフレーム同期を確定するというパターンである。第２のパターンは、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないというパターンである。
【００６８】
第１のパターン１では従来の伝送データフレーム同期回路での制御が有効になるが、第２のパターンに関しては本実施の形態の伝送データフレーム同期回路の制御方法が有効である。
【００６９】
まず、フレーム非同期中のデータ出力停止対策としてフレーム非同期を発生しにくくした回路動作について述べる。本実施の形態では、前方保護段数処理部３において制御部３０９を用いることで、前方保護段数のカウンタ３０５のロード制御を柔軟にした。柔軟なロード制御をすることでカウンタ値を自由にクリアすることができる。
【００７０】
前方保護段数処理部３のカウンタ値をロード信号ＬＤでクリアすることで、擬似同期状態からフレーム非同期状態に遷移する間で伝送データの出力位置の切り替えを行うことができる。このようにして、従来の伝送データフレーム同期回路ではフレーム非同期に遷移するような状態においても、フレーム同期状態を継続させることができ、データの出力停止を避け連続性を持ったデータの伝送を可能とした。
【００７１】
本実施の形態においても、フレーム非同期中はＮＡＮＤ３０４の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることは従来の伝送データフレーム同期回路と同様である。従来の伝送データフレーム同期回路では、カウンタ３５のカウンタ値を０にクリアした後、フレーム同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が前方保護段数の回数分だけ生じると、フレーム非同期状態となる。
【００７２】
これに対し、本実施の形態では、フレーム疑似同期中においてもＮＡＮＤ３０４の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致した場合にカウンタ３０５のカウンタ値を０にクリアし、同期中はＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致した場合にカウンタ３０５のカウンタ値を０にクリアするようにしている。
【００７３】
このようなロード制御を行うことで、本実施の形態では、フレーム同期中に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期となった場合でも、カウンタ３０５の出力値とアダー３０６の出力値とが一致する前に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致すれば、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム非同期状態に遷移することを防ぐことができる。
【００７４】
次に、前方保護段数を２以上としたとき、擬似同期状態での伝送データ誤りを発生しにくくした回路動作について述べる。前方保護段数が２以上の場合、伝送データの同期ビットＳＹＮＣが誤って一度不検出となり、再びフレーム同期を確定するという第１のパターンの場合は従来の伝送データフレーム同期回路で問題ないが、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンでは本実施の形態の伝送データフレーム同期回路が有効である。
【００７５】
本実施の形態では、後方保護段数処理部４において制御部４０８を用いることで、後方保護段数のカウンタ４０４のイネーブル制御を柔軟し、柔軟なイネーブル制御をすることで自由にカウントすることができる構成とした。
【００７６】
従来の伝送データフレーム同期回路では、フレーム同期中にデータが瞬断やフォーマット誤り等により不安定になり、同期ビットＳＹＮＣの位置が同期確定時の同期ビット位置と一致しなくなっても、ＳＹＮＣ検出部２０が同期確定時の同期ビットＳＹＮＣの位置を保持しているため、データが不安定な擬似同期状態からフレーム非同期が確定するまでの数フレーム区間は誤ったデータ転送が行われる可能性があった。
【００７７】
これに対し、本実施の形態の伝送データフレーム同期回路では、同期ビットＳＹＮＣの位置を１フレーム毎に保持し直すＳＹＮＣ検出部２０を用いることにより、擬似同期状態中に伝送データの出力位置を切り替えることが可能であるため、非同期状態に遷移するまでの一定フレーム区間での伝送データの誤りを抑えることが可能となる。
【００７８】
次に、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンが入力されたときの本実施の形態の伝送データフレーム同期回路と従来の伝送データフレーム同期回路のデータ出力動作に関して図３、図４を用いて述べる。
【００７９】
図３は図５に示した従来の伝送データフレーム同期回路と図２に示した本実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。図３、図４のうち図３（ｄ）、図３（ｇ）、図３（ｈ）、図３（ｉ）、図４（ｄ）、図４（ｇ）、図４（ｈ）、図４（ｉ）は従来の伝送データフレーム同期回路の動作を示している。
【００８０】
また、図３（ｅ）、図３（ｊ）、図３（ｋ）、図３（ｌ）、図３（ｍ）、図３（ｎ）、図３（ｏ）、図３（ｐ）、図４（ｅ）、図４（ｊ）、図４（ｋ）、図４（ｌ）、図４（ｍ）、図４（ｎ）、図４（ｏ）、図４（ｐ）は本実施の形態の伝送データフレーム同期回路の動作を示している。さらに、図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｆ）、図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｆ）は従来の伝送データフレーム同期回路と本実施の形態の伝送データフレーム同期回路に共通の信号を示している。
【００８１】
ここでは、後方保護段数設定値Ｒ＿ＲＥＧ，ＲＲ＿ＲＥＧを０（後方保護段数１）、前方保護段数設定値Ｆ＿ＲＥＧを２（前方保護段数３）とする。
【００８２】
まず、図３に示す１フレーム目では、図５に示した従来の伝送データフレーム同期回路、図２に示した本実施の形態の回路共にシステムの立ち上がりのためフレーム非同期状態である。ＳＹＮＣ検出部２０（ＳＹＮＣ検出部２）は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「１」を保持する。これにより、ＳＹＮＣ確認位置カウンタ値は不定から「１」に更新される（図３（ｄ）、図３（ｅ））。
【００８３】
従来の伝送データフレーム同期回路では、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ３３から出力されるイネーブル信号ＥＮによりカウンタ４４のカウンタ値は０→１というようにカウントアップされ、後方保護段数が１に設定されていることから、カウンタ４４の出力値とアダー４５の出力値とが一致するので、同期確定パルスが出力される。
【００８４】
同様に、本実施の形態では、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ３０３から出力されるイネーブル信号ＥＮによりカウンタ４０４のカウンタ値がカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００８５】
「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５０（同期状態信号生成部５）は、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。
【００８６】
フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルとなったことにより、ＮＡＮＤ４３（ＮＡＮＤ４０３）から出力されるロード信号ＬＤが「Ｈ」となったとき、カウンタ４４（カウンタ４０４）のカウンタ値は１→０というようにクリアされる。
【００８７】
データ出力位置決定部６０（データ出力位置決定部６）は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値「１」が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図３（ｈ）、図３（ｋ））。
【００８８】
次に、２フレーム目では、同期ビットＳＹＮＣの位置が１フレーム目の位置よりも１クロック分後ろにずれている。従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値は０→１にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００８９】
前述のように、フレーム同期中の場合、ＳＹＮＣ検出部２０は、フレーム同期が確立した最初の１フレーム目で保持したＳＹＮＣ確認位置カウンタ値「１」をフレーム非同期になるまで保持し続ける。したがって、２フレーム目のＳＹＮＣ確認位置カウンタ値は「２」となるべきであるのに、従来の伝送データフレーム同期回路では「１」のままとなる（図３（ｄ））。
【００９０】
データ出力位置決定部６０は、ＳＹＮＣ確認位置カウンタ値「１」が示す位置を入力データの先頭位置として、この先頭位置「ｘｘ」のデータから出力を開始する。こうして、従来の伝送データフレーム同期回路では、図３（ｈ）の２フレーム目で示すように、本来の同期ビットＳＹＮＣの位置よりも１クロック早い位置から誤った伝送データを出力する。誤った伝送データは、フレーム非同期となるまで継続される。
【００９１】
一方、本実施の形態の２フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３０５のカウンタ値は０→１にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００９２】
また、２フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないことにより、制御部４０８は疑似同期状態と認識し、選択部４０９にＡＮＤ４０２の出力を選択させる。疑似同期状態で、同期ビットＳＹＮＣが検出されると、ＡＮＤ４０２から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００９３】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する。これにより、本実施の形態のＳＹＮＣ確認位置カウンタ値は「１」から「２」に更新される（図３（ｅ））。
【００９４】
データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する。本実施の形態では、１フレームのデータ不安定（瞬断、フォーマット誤りなど）による変化では前方保護段数処理部３が機能しない構成のため、フレーム同期を継続したままＳＹＮＣ確認位置カウンタ値を「１」から「２」とする。ＳＹＮＣ確認位置カウンタ値を変化させたことで、データ出力位置を変更することができ、図３（ｋ）の２フレーム目で示すように正常なデータを出力することができる。
【００９５】
次に、図４に示す３フレーム目において、従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値は１→２にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００９６】
同期中であるので、図４（ｄ）に示すようにＳＹＮＣ確認位置カウンタ値は「１」のまま変化せず、データ出力位置決定部６０でデータ出力位置の変更は行われない。データ出力位置決定部６０は、ＳＹＮＣ確認位置カウンタ値「１」が示す位置を入力データの先頭位置として、この先頭位置「ｘｘ」のデータから出力を開始する。こうして、従来の伝送データフレーム同期回路では、図４（ｈ）の３フレーム目で示すように、本来の同期ビットＳＹＮＣの位置よりも１クロック早い位置から誤った伝送データを出力する。誤った伝送データは、フレーム非同期となるまで継続される。
【００９７】
一方、本実施の形態の３フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致するため、ＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム同期状態が維持される。
【００９８】
また、３フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致することにより、制御部４０８は同期状態と認識し、選択部４０９にＡＮＤ４０７の出力を選択させる。同期ビットＳＹＮＣが検出されると、ＡＮＤ４０７から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００９９】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する（図４（ｅ））。データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図４（ｋ））。
【０１００】
次に、４フレーム目において、従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値が２→３にカウントアップされ、前方保護段数が３に設定されていることから、カウンタ３５の出力値とアダー３６の出力値とが一致し、非同期確定パルスが出力される。非同期が確定したことでカウンタ３５のカウント値は０にクリアされる。
【０１０１】
非同期確定パルスが出力されると、同期状態信号生成部５０は、リセット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｈ」（図４ではフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」）となったことにより、データ出力位置決定部６０は、伝送データの出力を停止する（図４（ｈ））。後方保護段数が１なので、この先１フレーム間データ出力が停止する。
【０１０２】
以上のように、従来の伝送データフレーム同期回路では、フレーム同期中に現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期状態となった後に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が生じたとしても、フレーム同期を確立することなく、フレーム非同期となり、データ出力が停止する。
【０１０３】
一方、本実施の形態の４フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致するため、ＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム同期状態が維持される。
【０１０４】
また、４フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致することにより、制御部４０８は同期状態と認識し、選択部４０９にＡＮＤ４０７の出力を選択させる。同期ビットＳＹＮＣが検出されると、ＡＮＤ４０７から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【０１０５】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する（図４（ｅ））。データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図４（ｋ））。
【０１０６】
このように、本実施の形態では、フレーム同期中に現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期状態となった場合でも、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が発生すれば、フレーム同期を確立するので、データの出力停止を回避することができる。
【０１０７】
本実施の形態の伝送データフレーム同期回路が動作したときの出力データのフォーマットを図３（ｍ）、図３（ｎ）、図３（ｏ）、図３（ｐ）図４（ｍ）、図４（ｎ）、図４（ｏ）、図４（ｐ）に示す。図中の出力データフォーマット▲１▼、▲２▼、▲３▼、▲４▼は、データの出力位置が図３（ｈ）、図４（ｈ）のそれぞれ１フレーム目、２フレーム目、３フレーム目、４フレーム目の出力データフォーマットと同じであることを示している。
【０１０８】
また、出力データフォーマット▲１▼’、▲２▼’、▲３▼’、▲４▼’は、本実施の形態のデータの出力位置が図３（ｋ）、図４（ｋ）のそれぞれ１フレーム目、２フレーム目、３フレーム目、４フレーム目の出力データフォーマットと同じであることを示している。
【０１０９】
ＣＰＵ保護段数設定部１で後方保護段数設定値Ｒ＿ＲＥＧを０乃至２（後方保護段数が１乃至３）に設定した場合には、本実施の形態の伝送データフレーム同期回路の利点が生かされるが、ＣＰＵ保護段数設定部１で後方保護段数設定値Ｒ＿ＲＥＧを３以上（後方保護段数が４以上）に設定すると、前方保護段数以上のフレーム数の監視が必要になるので、本実施の形態の伝送データフレーム同期回路の利点は機能しない。
【０１１０】
本実施の形態の伝送データフレーム同期回路を機能させるには、ＣＰＵ保護段数設定部１での後方保護段数設定値Ｒ＿ＲＥＧの設定を以下のようにする。
前方保護段数設定値Ｆ＿ＲＥＧ≧後方保護段数設定値Ｒ＿ＲＥＧ・・・（１）
【０１１１】
式（１）の条件を満たす設定ならば、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンの伝送データ入力時に本実施の形態の伝送データフレーム同期回路の効果が得られる動作をする。
【０１１２】
［第２の実施の形態］
本発明の伝送データフレーム同期回路は、あらゆるインターフェイス間のデータ伝送に用いられている保護段数を利用した同期確定回路であるため、あらゆる場面で利用が可能である。本発明では、同期ビットＳＹＮＣをフレームの先頭と位置付け同期ビットＳＹＮＣを用いるフレーム同期の保護段数回路について述べたが、同期ビットＳＹＮＣの代わりとしてフレームに同期した信号を用いてもよい。以下に、実用可能な例を示す。
【０１１３】
複数のユーザーデータを含むデータにおいて、ユーザーごとに保持している同期ビット（複数の条件を検出して同期ビットを発生させる）を用いて第１の実施の形態の回路にて同期確定、同期後データ出力制御を行うことで第１の実施の形態と同様の効果が見込める。
【０１１４】
また、フレームの先頭に同期パターンを設けた伝送データにおいて、第１の実施の形態の回路を利用して同期確定、同期後データ出力制御をすることで第１の実施の形態と同様の効果が見込める。以上のような２つの例を示したがそれぞれフレーム同期に用いる情報やフレーム同期を確定する方法が異なるだけであり、その情報を有効な手段で取り出し、取り出した情報より第１の実施の形態の回路を用いて処理するだけでよいため、本発明はあらゆる伝送データに応用が可能である。
【０１１５】
【発明の効果】
本発明によれば、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する検出部と、フレーム非同期中に同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときに同期確定パルスを出力し、フレーム同期中に同期情報の位置が１フレーム前の同期情報の位置と一致しない疑似同期状態が発生した後に、同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときに同期確定パルスを出力する後方保護段数処理部と、フレーム同期中に同期情報の位置が１フレーム前の同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときに非同期確定パルスを出力し、フレーム同期中に疑似同期状態が発生した後に、同期情報の位置が１フレーム前の同期情報の位置と一致したとき第３の計数値をクリアする前方保護段数処理部とを設けることにより、従来の伝送データフレーム同期回路で発生する非同期状態の発生条件の変更を行い、データ出力停止の条件である非同期状態の発生を抑える回路構成とした。その結果、従来の伝送データフレーム同期回路でフレーム非同期に遷移するような状態においても同期状態を継続させることができ、データの出力停止を避け、連続性を持ったデータの伝送を行うことができる。また、同期情報の位置を１フレーム毎に保持する検出部を用いることにより、同期情報の位置の変化に応じてデータ出力位置を即座に変更することができ、伝送データの誤りの発生を極力抑えることができる。その結果、従来の伝送データフレーム同期回路で問題となったフレーム同期中の擬似同期状態での伝送データ誤りの発生を抑制することができる。また、入力伝送データの状態によっては、同期情報の連続検出回数で判断するという従来の保護段数の考え方を用いることで同期中の伝送データをより正確に制御し、かつ安定した処理が実現でき、回路規模の面から考えても従来の伝送データフレーム同期回路に新たな回路を組み込むことで本発明の回路を構成でき、変更もほとんど発生しないため、容易に実現可能することができる。以上のように本発明では２つの効果を得ることを可能とした。この効果を有効活用するために、入力される伝送データの質によって保護段数設定をかえて制御することで広い範囲で対応が可能となる。また本発明は、今までの保護段数の利点を生かしつつ、より正確なデータ伝送回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態となる伝送データフレーム同期回路の構成を示すブロック図である。
【図２】図１の伝送データフレーム同期回路の詳細な構成を示すブロック図である。
【図３】従来の伝送データフレーム同期回路と本発明の第１の実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。
【図４】従来の伝送データフレーム同期回路と本発明の第１の実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。
【図５】従来の伝送データフレーム同期回路の構成を示すブロック図である。
【符号の説明】
１…ＣＰＵ保護段数設定部、２…ＳＹＮＣ検出部、３…前方保護段数処理部、４…後方保護段数処理部、５…同期状態信号生成部、６…データ出力位置決定部、３０５…カウンタ、３０７…排他的論理和回路、３１１…カウンタ制御部、４０４…カウンタ、４０６…排他的論理和回路、４１０…カウンタ制御部、４１１…選択部。
【発明の属する技術分野】
本発明は、ディジタル伝送系において、伝送データのフレーム同期を確立する伝送データフレーム同期回路及び伝送データフレーム同期方法に関するものである。
【０００２】
【従来の技術】
従来より、ディジタル伝送系において伝送データの同期を確立する伝送データフレーム同期回路が知られている。図５は、従来の伝送データフレーム同期回路の構成を示すブロック図である。伝送データフレーム同期回路は、ＣＰＵ保護段数設定部１０とＳＹＮＣ検出部２０と前方保護段数処理部３０と後方保護段数処理部４０と同期状態信号生成部５０とデータ出力位置決定部６０とから構成される。
【０００３】
ＣＰＵ保護段数設定部１０は、前方保護段数設定値Ｆ＿ＲＥＧ、後方保護段数設定値Ｒ＿ＲＥＧを決定する。前方保護段数設定値Ｆ＿ＲＥＧは、前方保護段数−１の値となる。例えば、前方保護段数が３であれば、前方保護段数設定値Ｆ＿ＲＥＧは２となる。同様に、後方保護段数設定値Ｒ＿ＲＥＧは、後方保護段数−１の値となる。
【０００４】
ＳＹＮＣ検出部２０は、伝送データの同期ビットＳＹＮＣを検出する。同期ビットＳＹＮＣは、各フレームで１ビットだけ「Ｌ」レベルとなる。ＳＹＮＣ検出部２０は、同期ビットＳＹＮＣを検出して、現フレームの同期ビット位置を示す同期ビット信号ＳＹＮＣ１と、フレーム同期が確定した時点の同期ビット位置を示す同期ビット信号ＳＹＮＣＸとを出力する。同期ビット信号ＳＹＮＣＸ，ＳＹＮＣ１は、同期ビット位置が「Ｈ」レベルとなる信号である。
【０００５】
ＭＦ基準カウンタ値は、システムの起動時に最初のフレーム開始信号をトリガにして、１フレーム内を内部動作クロック信号ＣＬＫの立ち上がりでカウントした値である。ＳＹＮＣ検出部２０は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値をクロック信号ＣＬＫに同期して保持し、この保持した値をＳＹＮＣ確認位置カウンタ値としてデータ出力位置決定部６０に出力するものである。
【０００６】
なお、ＳＹＮＣ検出部２０では、フレーム同期が確立した最初のフレーム（後述するフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」から「Ｈ」になったフレーム）で保持したＳＹＮＣ確認位置カウンタ値をフレーム非同期になるまで保持し続ける。
【０００７】
前方保護段数処理部３０は、フレーム同期中に、同期ビットＳＹＮＣを前方保護段数だけ検出できなかった場合、非同期確定パルスを出力する。前方保護段数処理部３０において、否定論理積回路（以下、ＮＡＮＤとする）３１は、同期ビット信号ＳＹＮＣＸとＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に有効「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【０００８】
ＮＡＮＤ３２は、反転させた同期ビット信号ＳＹＮＣＸと同期ビット信号ＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致する場合に有効「Ｈ」となる信号ＨＩＴＳＹＮＣを出力する。
【０００９】
論理積回路（以下、ＡＮＤとする）３３は、信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの論理積をとる。このＡＮＤ３３は、フレーム同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ３５のシフトアップ用のイネーブル信号ＥＮとして出力する。
【００１０】
ＮＡＮＤ３４は、反転させた信号ＨＩＴＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致する場合に「Ｈ」となる信号をカウンタ３５の初期値設定用のロード信号ＬＤとして出力する。
【００１１】
カウンタ３５は、ロード信号ＬＤが「Ｈ」であるとき、入力端子ＤＩＮに入力された初期値「０」を取り込む。また、カウンタ３５は、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップして、このカウンタ値を出力端子ＤＯから出力する。
【００１２】
アダー３６は、前方保護段数設定値Ｆ＿ＲＥＧに１加算した値を出力する。排他的論理和回路（以下、ＥＯＲとする）３７は、カウンタ３５の出力値とアダー３６の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの非同期確定パルスを出力する。
【００１３】
例えば、前方保護段数設定値Ｆ＿ＲＥＧが２（前方保護段数３）のとき、フレーム同期中に、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じると、ＡＮＤ３３から出力されるイネーブル信号ＥＮによりカウンタ３５のカウンタ値は０→１→２→３というようにフレーム毎に１ずつカウントアップされ、３フレーム目でカウンタ３５の出力値とアダー３６の出力値とが一致するので、ＥＯＲ３７から非同期確定パルスが出力される。
【００１４】
「Ｌ」レベルの非同期確定パルスが出力されると、ＲＳフリップフロップからなる同期状態信号生成部５０は、リセット状態となり、フレーム同期状態か否かを示すフレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。
【００１５】
フレーム同期状態信号ＣＨＳＹＮＣＰは、「Ｈ」レベルのときアクティブ、すなわちフレーム同期状態であることを示す。フレーム同期状態信号ＣＨＳＹＮＣＮは、ＣＨＳＹＮＣＰを論理反転させた信号で「Ｌ」レベルのときフレーム同期状態であることを示す。
【００１６】
フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」レベルとなったことにより、ＮＡＮＤ３４から出力されるロード信号ＬＤが「Ｈ」となるので、カウンタ３５のカウンタ値は３→０というようにクリアされる。
【００１７】
次に、後方保護段数処理部４０は、フレーム非同期中に、同期ビットＳＹＮＣを後方保護段数のフレーム数だけ検出した場合、同期確定パルスを出力する。後方保護段数処理部４０において、ＮＡＮＤ４１は、ＮＡＮＤ３１と同様に、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【００１８】
ＡＮＤ４２は、同期ビット信号ＳＹＮＣ１とフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム非同期状態で、かつ同期ビットＳＹＮＣを検出できたときに「Ｈ」となる信号をカウンタ４４のイネーブル信号ＥＮとして出力する。
【００１９】
ＮＡＮＤ４３は、反転させた信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＮとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ４４のロード信号ＬＤとして出力する。
【００２０】
カウンタ４４は、カウンタ３５と同様に、ロード信号ＬＤが「Ｈ」であるとき、初期値「０」を取り込み、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップする。アダー４５は、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を出力する。ＥＯＲ４６は、カウンタ４４の出力値とアダー４５の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの同期確定パルスを出力する。
【００２１】
例えば、後方保護段数設定値Ｒ＿ＲＥＧが０（後方保護段数１）のとき、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ４２から出力されるイネーブル信号ＥＮによりカウンタ４４のカウンタ値は０→１というようにカウントアップされ、カウンタ４４の出力値とアダー４５の出力値とが一致するので、ＥＯＲ４６から同期確定パルスが出力される。
【００２２】
「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５０は、セット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルとなったことにより、ＮＡＮＤ４３から出力されるロード信号ＬＤが「Ｈ」となるので、カウンタ４４のカウンタ値は１→０というようにクリアされる。
【００２３】
次に、データ出力位置決定部６０は、ＳＹＮＣ検出部２０から出力されたＳＹＮＣ確認位置カウンタ値を利用して伝送データの出力位置を選択し、フレーム同期中の伝送データ出力制御を行う。すなわち、データ出力位置決定部６０は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置のデータからクロック信号ＣＬＫに同期してデータ出力を開始する。
【００２４】
【発明が解決しようとする課題】
以上のように、従来の伝送データフレーム同期確認には、保護段数処理の考え方が用いられる。フレーム非同期状態からフレーム同期確定までは後方保護段数処理部４０を用い、フレーム同期状態からフレーム非同期確定までは前方保護段数処理部３０を用いることで、ＣＰＵ保護段数設定部１０で設定された前方保護段数設定値Ｆ＿ＲＥＧ及び後方保護段数設定値Ｒ＿ＲＥＧに準じた動作を実現する。伝送データは、フレーム同期確定時のみデータ出力位置決定部６０によって先頭位置が決定され、この先頭位置のデータから順次出力されることにより、同期確定後のデータ処理が行われる。
【００２５】
従来の伝送データフレーム同期回路では、フレーム非同期が確定した時点でデータ出力位置決定部６０により伝送データの出力が停止される。ＣＰＵ保護段数設定部１０によって前方保護段数設定値Ｆ＿ＲＥＧを最小値０（前方保護段数１）、後方保護段数設定値Ｒ＿ＲＥＧを最小値０（後方保護段数１）に設定することで伝送データが正常に伝送されている場合は、フレーム非同期中の伝送データ出力停止は最短１フレームで済む。言い換えれば、１フレーム区間は出力停止することとなる。しかし、ＣＰＵ保護段数設定部１０で後方保護段数が２以上に設定されている場合は、２フレーム以上の出力停止が生じる。
【００２６】
ここで、従来の伝送データフレーム同期回路では、フレーム同期中に現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じて疑似同期状態となった後に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が生じたとしても、フレーム同期を確立することなく、フレーム非同期となる。その理由は、現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が生じると、カウンタ３５のカウンタ値がフレーム毎に１ずつカウントアップされるからである。このように、従来の伝送データフレーム同期回路では、フレーム非同期中に疑似同期状態が発生すると、その後に同期確立可能な状態が生じたとしても、フレーム非同期となり、データ出力が停止してしまうという問題点があった。
【００２７】
また、従来の伝送データフレーム同期回路では、ＣＰＵ保護段数設定部１０によって前方保護段数設定値Ｆ＿ＲＥＧが１以上（前方保護段数２以上）に設定される場合、フレーム同期中にデータが瞬断やフォーマット誤り等により不安定になると、同期ビット位置が同期確定時の同期ビット位置と一致しないので、前述のように、カウンタ３５のカウンタ値が０→１→２→・・・・というようにカウントアップされる。
【００２８】
この場合、データ出力位置決定部６０から出力される伝送データの先頭位置も同期ビット位置の変化に応じて変更する必要があるが、従来の伝送データフレーム同期回路では、カウンタ３５の出力値とアダー３６の出力値とが一致するまではフレーム同期状態と見なして伝送データの出力を続行するので、データが不安定な擬似同期状態からフレーム非同期が確定するまでの数フレーム区間は誤ったデータ転送が行われる可能性があった。
【００２９】
本発明は、上記課題を解決するためになされたもので、疑似同期状態が発生した後に同期確立可能な状態が生じた場合には、フレーム同期状態を維持してデータの出力停止を回避し、かつ擬似同期状態での伝送データ誤りの発生を抑制することができる伝送データフレーム同期回路及び伝送データフレーム同期方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明の伝送データフレーム同期回路は、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する検出部（２）と、フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数（Ｒ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力し、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数（ＲＲ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力する後方保護段数処理部（４）と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数（Ｆ＿ＲＥＧ＋１）に達したときに非同期確定パルスを出力し、フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする前方保護段数処理部（３）とを有するものである。
本発明は、伝送フレーム同期を維持する目的に用いられる前方保護段数処理の使用方法に伝送フレーム非同期状態からフレーム同期状態に遷移させる目的に用いられる後方保護段数処理を併用することで、フレーム同期の維持と正確な伝送データ処理を可能にする伝送データフレーム同期回路である。本発明は、フレーム同期確定を行うために、従来、フレーム非同期中のみ動作していた後方保護段数処理部、非同期確定を行うために、従来、フレーム同期中のみ動作していた前方保護段数処理部の使用法を改め、フレーム同期中で前方保護段数処理部が動作している間に同期検出された場合には独立に後方保護段数処理部を起動してフレーム同期を継続したままで、出力伝送データを切り替える動作を特徴とする。また、入力伝送データの状態によっては、同期ビット連続検出回数で判断するという従来の保護段数の考え方を用いることで、フレーム同期中の伝送データをより正確に制御し、かつ安定した処理が実現でき、回路規模の面から考えても従来の回路に簡単に組み込め変更もほとんど発生しないため、容易に実現可能であることを特徴とする。
【００３１】
また、本発明の伝送データフレーム同期回路の１構成例は、フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された現フレームの同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定部（６）を有するものである。
また、本発明の伝送データフレーム同期回路の１構成例は、前記第１の後方保護段数と前記第２の後方保護段数をそれぞれ独立に設定する保護段数設定部（１）を有するものである。
【００３２】
また、本発明の伝送データフレーム同期回路の１構成例において、前記後方保護段数処理部は、前記第１の計数値又は前記第２の計数値を計数する第１のカウンタ（４０４）と、フレーム非同期中は前記第１の計数値を前記第１のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記第２の計数値を前記第１のカウンタに数えさせる第１のカウンタ制御部（４１０）と、フレーム非同期中は予め設定された前記第１の後方保護段数と前記第２の後方保護段数のうち前記第１の後方保護段数を選択して出力し、フレーム同期中に前記疑似同期状態が発生した後は前記第２の後方保護段数を選択して出力する選択部（４１１）と、前記第１のカウンタで数えられた前記第１の計数値又は前記第２の計数値と前記選択部から出力された後方保護段数とが一致したとき前記同期確定パルスを出力する第１の排他的論理和回路（４０６）とを備え、前記前方保護段数処理部は、前記第３の計数値を計数する第２のカウンタ（３０５）と、フレーム同期中は前記第３の計数値を前記第２のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする第２のカウンタ制御部（３１１）と、前記第２のカウンタで数えられた前記第３の計数値と前記前方保護段数とが一致したとき前記非同期確定パルスを出力する第２の排他的論理和回路（３０７）とを備えるものである。
【００３３】
また、本発明の伝送データフレーム同期方法は、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する手順と、フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときにフレーム同期を確立する非同期中の後方保護段数処理手順と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときにフレーム同期を確立する疑似同期中の後方保護段数処理手順と、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときにフレーム非同期を確立する同期中の前方保護段数処理手順と、フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする疑似同期中の前方保護段数処理手順とを実行するようにしたものである。
【００３４】
また、本発明の伝送データフレーム同期方法の１構成例は、フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定手順を実行するようにしたものである。
また、本発明の伝送データフレーム同期方法の１構成例は、前記非同期中の後方保護段数処理手順で用いる第１の後方保護段数と前記疑似同期中の後方保護段数処理手順で用いる第２の後方保護段数をそれぞれ独立に設定するようにしたものである。
【００３５】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態となる伝送データフレーム同期回路の構成を示すブロック図である。伝送データフレーム同期回路は、ＣＰＵ保護段数設定部１とＳＹＮＣ検出部２と前方保護段数処理部３と後方保護段数処理部４と同期状態信号生成部５とデータ出力位置決定部６とから構成される。
【００３６】
ＣＰＵ保護段数設定部１は、前方保護及び後方保護の段数値の設定を行う。ＳＹＮＣ検出部２にて同期ビット信号ＳＹＮＣの検出を行い、ＣＰＵ保護段数設定部１とＳＹＮＣ検出部２において生成された信号を前方保護段数処理部３、後方保護段数処理部４に伝送する。前方保護段数処理部３と後方保護段数処理部４において非同期確定パルス、同期確定パルスを生成し、同期状態信号生成部５に伝送する。同期状態信号生成部５において生成されたフレーム同期状態信号とＳＹＮＣ検出部２において生成されたＳＹＮＣ確認位置カウンタ値がデータ出力位置決定部６に伝送され、フレーム同期確定後の伝送データがデータ出力位置決定部６から出力される。
【００３７】
次に、図２を用いて本実施の形態の伝送データフレーム同期回路を詳細に説明する。図２は図１の伝送データフレーム同期回路の詳細な構成を示すブロック図である。ＣＰＵ保護段数設定部１は、前方保護段数設定値Ｆ＿ＲＥＧ、フレーム非同期中に使用される後方保護段数設定値Ｒ＿ＲＥＧ、フレーム疑似同期中に使用される後方保護段数設定値ＲＲ＿ＲＥＧを決定する。
【００３８】
前方保護段数設定値Ｆ＿ＲＥＧは、前方保護段数−１の値となる。同様に、後方保護段数設定値Ｒ＿ＲＥＧは、フレーム非同期中の後方保護段数−１、後方保護段数設定値ＲＲ＿ＲＥＧは、疑似同期中の後方保護段数−１の値となる。
【００３９】
ＳＹＮＣ検出部２は、各フレームで１ビットの「Ｌ」レベルの同期ビットＳＹＮＣを検出して、現フレームの同期ビット位置を示す同期ビット信号ＳＹＮＣ１と、１フレーム前の同期ビット位置を示す同期ビット信号ＳＹＮＣ０とを出力する。同期ビット信号ＳＹＮＣ０，ＳＹＮＣ１は、同期ビット位置が「Ｈ」レベルとなる信号である。
【００４０】
ＭＦ基準カウンタ値は、システムの起動時に最初のフレーム開始信号をトリガにして、１フレーム内を内部動作クロック信号ＣＬＫの立ち上がりでカウントした値である。ＳＹＮＣ検出部２は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値をクロック信号ＣＬＫに同期して保持し、この保持した値をＳＹＮＣ確認位置カウンタ値としてデータ出力位置決定部６に出力する。ＳＹＮＣ確認位置カウンタ値は、同期ビットＳＹＮＣがＭＦ基準カウンタ値のどの位置に存在するか（１フレーム中のどの位置に存在するか）を示すものである。
【００４１】
なお、従来のＳＹＮＣ検出部２０では、フレーム同期が確立した最初のフレーム（後述するフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」から「Ｈ」になったフレーム）で保持したＳＹＮＣ確認位置カウンタ値をフレーム非同期になるまで保持し続けるが、本実施の形態のＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直す。
【００４２】
前方保護段数処理部３は、フレーム同期中に同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致しないフレームの数を計数し、この計数値が前方保護段数（Ｆ＿ＲＥＧ＋１）に達したときに非同期確定パルスを出力し、フレーム同期中に疑似同期状態が発生した後に、同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致したとき計数値をクリアする。
【００４３】
前方保護段数処理部３において、ＮＡＮＤ３０１は、同期ビット信号ＳＹＮＣ０とＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない場合に「Ｈ」となる信号ＭＩＳＳＳＹＮＣを出力する。
【００４４】
ＮＡＮＤ３０２は、反転させた同期ビット信号ＳＹＮＣ０と同期ビット信号ＳＹＮＣ１との否定論理積をとり、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号ＨＩＴＳＹＮＣを出力する。
【００４５】
カウンタ制御部３１１のＡＮＤ３０３は、信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの論理積をとり、フレーム同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない場合に「Ｈ」となる信号をカウンタ３０５のイネーブル信号ＥＮとして出力する。
【００４６】
ＮＡＮＤ３０４は、反転させた信号ＨＩＴＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、非同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号を選択部（ＳＥＬ）３１０に出力する。
【００４７】
ＮＡＮＤ３０８は、反転させた信号ＨＩＴＳＹＮＣと反転させたフレーム同期状態信号ＣＨＳＹＮＣＰとの否定論理積をとり、同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する場合に「Ｈ」となる信号を選択部３１０に出力する。
【００４８】
制御部３０９には、ＮＡＮＤ３０１から出力される信号ＭＩＳＳＳＹＮＣ、ＥＯＲ３０７から出力される非同期確定パルス、同期状態信号生成部５から出力されるフレーム同期状態信号ＣＨＳＹＮＣＰ、及び後方保護段数処理部４内の制御部４０８の制御情報が入力される。
【００４９】
フレーム同期中は、フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｈ」レベルであり、フレーム非同期中は、非同期確定パルスとフレーム同期状態信号ＣＨＳＹＮＣＰとが「Ｌ」レベルである。また、フレーム疑似同期状態は、フレーム同期中で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態なので、フレーム疑似同期中は、フレーム同期状態信号ＣＨＳＹＮＣＰが「Ｈ」レベルで、かつ信号ＭＩＳＳＳＹＮＣが「Ｈ」レベルである。
【００５０】
制御部３０９は、フレーム非同期中又は疑似同期中の場合、選択部３１０にＮＡＮＤ３０４の出力を選択させ、フレーム同期中の場合、選択部３１０にＮＡＮＤ３０８の出力を選択させる。選択部３１０が選択して出力した信号は、ロード信号ＬＤとしてカウンタ３０５に入力される。
【００５１】
カウンタ３０５は、ロード信号ＬＤが「Ｈ」であるとき、入力端子ＤＩＮに入力された初期値「０」を取り込む。また、カウンタ３０５は、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップして、このカウンタ値を出力端子ＤＯから出力する。
【００５２】
アダー３０６は、前方保護段数設定値Ｆ＿ＲＥＧに１加算した値を出力する。ＥＯＲ３０７は、カウンタ３０５の出力値とアダー３０６の出力値の排他的論理和をとり、２つの出力値が一致するとき「Ｌ」レベルの非同期確定パルスを出力する。
【００５３】
次に、後方保護段数処理部４は、フレーム非同期中に同期ビットＳＹＮＣを検出したフレームの数を計数し、この計数値が第１の後方保護段数（Ｒ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力し、フレーム同期中に同期ビットＳＹＮＣの位置が１フレーム前の同期ビットＳＹＮＣの位置と一致しない疑似同期状態が発生した後に、同期ビットＳＹＮＣを検出したフレームの数を計数し、この計数値が第２の後方保護段数（ＲＲ＿ＲＥＧ＋１）に達したときに同期確定パルスを出力する。
【００５４】
後方保護段数処理部４において、ＮＡＮＤ４０１は、ＮＡＮＤ３０１と同様に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないとき「Ｈ」レベルの信号ＭＩＳＳＳＹＮＣを出力する。
【００５５】
ＡＮＤ４０２は、同期ビット信号ＳＹＮＣ１とフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム非同期状態で、かつ同期ビットＳＹＮＣを検出できたとき「Ｈ」レベルの信号を選択部（ＳＥＬ）４０９に出力する。
【００５６】
ＮＡＮＤ４０３は、反転させた信号ＭＩＳＳＳＹＮＣとフレーム同期状態信号ＣＨＳＹＮＣＮとの否定論理積をとり、フレーム非同期状態で、かつ現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないとき「Ｈ」レベルの信号をカウンタ４０４のロード信号ＬＤとして出力する。
【００５７】
ＡＮＤ４０７は、同期ビット信号ＳＹＮＣ１と反転させたフレーム同期状態信号ＣＨＳＹＮＣＮとの論理積をとり、フレーム同期状態で、かつ同期ビットＳＹＮＣを検出できたとき「Ｈ」レベルの信号を選択部４０９に出力する。
【００５８】
制御部４０８には、ＮＡＮＤ４０１から出力される信号ＭＩＳＳＳＹＮＣ、ＥＯＲ４０６から出力される同期確定パルス、同期状態信号生成部５から出力されるフレーム同期状態信号ＣＨＳＹＮＣＮ、及び前方保護段数処理部３内の制御部３０９の制御情報が入力される。
【００５９】
フレーム同期中は、同期確定パルスとフレーム同期状態信号ＣＨＳＹＮＣＮとが「Ｌ」レベルであり、フレーム非同期中は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｈ」レベルである。また、フレーム疑似同期中は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルで、かつ信号ＭＩＳＳＳＹＮＣが「Ｈ」レベルである。
【００６０】
制御部４０８は、フレーム非同期中又は疑似同期中の場合、選択部４０９にＡＮＤ４０２の出力を選択させ、フレーム同期中の場合、選択部４０９にＡＮＤ４０７の出力を選択させる。選択部４０９が選択して出力した信号は、イネーブル信号ＥＮとしてカウンタ４０４に入力される。
【００６１】
また、制御部４０８は、フレーム同期中又は非同期中の場合、選択部４１１にアダー４０５から出力された、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を選択させ、疑似同期中の場合、選択部４１１にアダー４０５から出力された、後方保護段数設定値ＲＲ＿ＲＥＧに１加算した値を選択させる。
【００６２】
カウンタ４０４は、カウンタ３０５と同様に、ロード信号ＬＤが「Ｈ」であるとき、初期値「０」を取り込み、イネーブル信号ＥＮが「Ｈ」であるとき、クロック信号ＣＬＫに同期してカウンタ値を１カウントアップする。
【００６３】
アダー４０５は、後方保護段数設定値Ｒ＿ＲＥＧに１加算した値を出力すると共に、後方保護段数設定値ＲＲ＿ＲＥＧに１加算した値を出力する。ＥＯＲ４０６は、カウンタ４０４の出力値と選択部４１１の出力値の排他的論理和をとり、２つの出力値が一致するときに「Ｌ」レベルの同期確定パルスを出力する。
【００６４】
次に、ＲＳフリップフロップからなる同期状態信号生成部５は、前方保護段数処理部３から出力される非同期確定パルスと、後方保護段数処理部４から出力される同期確定パルスとに基づいて、フレーム同期状態か否かを示すフレーム同期状態信号ＣＨＳＹＮＣＰ，ＣＨＳＹＮＣＮを生成する。
【００６５】
ＥＯＲ３０７から「Ｌ」レベルの非同期確定パルスが出力されると、同期状態信号生成部５は、リセット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。また、ＥＯＲ４０６から「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５は、セット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。
【００６６】
次に、データ出力位置決定部６は、ＳＹＮＣ検出部２から出力されたＳＹＮＣ確認位置カウンタ値を利用して伝送データの出力位置を選択し、フレーム同期中の伝送データ出力制御を行う。すなわち、データ出力位置決定部６は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置のデータからクロック信号ＣＬＫに同期してデータ出力を開始する。
【００６７】
以下、本実施の形態において、従来の伝送データフレーム同期回路から変更、追加した回路動作について述べる。本実施の形態の動作で考えられる入力パターンは、大別して２パターン考えられる。第１のパターンは、伝送データの同期ビットＳＹＮＣが誤って一度不検出となり、再びフレーム同期を確定するというパターンである。第２のパターンは、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないというパターンである。
【００６８】
第１のパターン１では従来の伝送データフレーム同期回路での制御が有効になるが、第２のパターンに関しては本実施の形態の伝送データフレーム同期回路の制御方法が有効である。
【００６９】
まず、フレーム非同期中のデータ出力停止対策としてフレーム非同期を発生しにくくした回路動作について述べる。本実施の形態では、前方保護段数処理部３において制御部３０９を用いることで、前方保護段数のカウンタ３０５のロード制御を柔軟にした。柔軟なロード制御をすることでカウンタ値を自由にクリアすることができる。
【００７０】
前方保護段数処理部３のカウンタ値をロード信号ＬＤでクリアすることで、擬似同期状態からフレーム非同期状態に遷移する間で伝送データの出力位置の切り替えを行うことができる。このようにして、従来の伝送データフレーム同期回路ではフレーム非同期に遷移するような状態においても、フレーム同期状態を継続させることができ、データの出力停止を避け連続性を持ったデータの伝送を可能とした。
【００７１】
本実施の形態においても、フレーム非同期中はＮＡＮＤ３０４の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることは従来の伝送データフレーム同期回路と同様である。従来の伝送データフレーム同期回路では、カウンタ３５のカウンタ値を０にクリアした後、フレーム同期状態で、かつ現フレームの同期ビット位置と同期確定時の同期ビット位置とが一致しない状態が前方保護段数の回数分だけ生じると、フレーム非同期状態となる。
【００７２】
これに対し、本実施の形態では、フレーム疑似同期中においてもＮＡＮＤ３０４の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致した場合にカウンタ３０５のカウンタ値を０にクリアし、同期中はＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致した場合にカウンタ３０５のカウンタ値を０にクリアするようにしている。
【００７３】
このようなロード制御を行うことで、本実施の形態では、フレーム同期中に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期となった場合でも、カウンタ３０５の出力値とアダー３０６の出力値とが一致する前に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致すれば、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム非同期状態に遷移することを防ぐことができる。
【００７４】
次に、前方保護段数を２以上としたとき、擬似同期状態での伝送データ誤りを発生しにくくした回路動作について述べる。前方保護段数が２以上の場合、伝送データの同期ビットＳＹＮＣが誤って一度不検出となり、再びフレーム同期を確定するという第１のパターンの場合は従来の伝送データフレーム同期回路で問題ないが、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンでは本実施の形態の伝送データフレーム同期回路が有効である。
【００７５】
本実施の形態では、後方保護段数処理部４において制御部４０８を用いることで、後方保護段数のカウンタ４０４のイネーブル制御を柔軟し、柔軟なイネーブル制御をすることで自由にカウントすることができる構成とした。
【００７６】
従来の伝送データフレーム同期回路では、フレーム同期中にデータが瞬断やフォーマット誤り等により不安定になり、同期ビットＳＹＮＣの位置が同期確定時の同期ビット位置と一致しなくなっても、ＳＹＮＣ検出部２０が同期確定時の同期ビットＳＹＮＣの位置を保持しているため、データが不安定な擬似同期状態からフレーム非同期が確定するまでの数フレーム区間は誤ったデータ転送が行われる可能性があった。
【００７７】
これに対し、本実施の形態の伝送データフレーム同期回路では、同期ビットＳＹＮＣの位置を１フレーム毎に保持し直すＳＹＮＣ検出部２０を用いることにより、擬似同期状態中に伝送データの出力位置を切り替えることが可能であるため、非同期状態に遷移するまでの一定フレーム区間での伝送データの誤りを抑えることが可能となる。
【００７８】
次に、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンが入力されたときの本実施の形態の伝送データフレーム同期回路と従来の伝送データフレーム同期回路のデータ出力動作に関して図３、図４を用いて述べる。
【００７９】
図３は図５に示した従来の伝送データフレーム同期回路と図２に示した本実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。図３、図４のうち図３（ｄ）、図３（ｇ）、図３（ｈ）、図３（ｉ）、図４（ｄ）、図４（ｇ）、図４（ｈ）、図４（ｉ）は従来の伝送データフレーム同期回路の動作を示している。
【００８０】
また、図３（ｅ）、図３（ｊ）、図３（ｋ）、図３（ｌ）、図３（ｍ）、図３（ｎ）、図３（ｏ）、図３（ｐ）、図４（ｅ）、図４（ｊ）、図４（ｋ）、図４（ｌ）、図４（ｍ）、図４（ｎ）、図４（ｏ）、図４（ｐ）は本実施の形態の伝送データフレーム同期回路の動作を示している。さらに、図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｆ）、図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｆ）は従来の伝送データフレーム同期回路と本実施の形態の伝送データフレーム同期回路に共通の信号を示している。
【００８１】
ここでは、後方保護段数設定値Ｒ＿ＲＥＧ，ＲＲ＿ＲＥＧを０（後方保護段数１）、前方保護段数設定値Ｆ＿ＲＥＧを２（前方保護段数３）とする。
【００８２】
まず、図３に示す１フレーム目では、図５に示した従来の伝送データフレーム同期回路、図２に示した本実施の形態の回路共にシステムの立ち上がりのためフレーム非同期状態である。ＳＹＮＣ検出部２０（ＳＹＮＣ検出部２）は、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「１」を保持する。これにより、ＳＹＮＣ確認位置カウンタ値は不定から「１」に更新される（図３（ｄ）、図３（ｅ））。
【００８３】
従来の伝送データフレーム同期回路では、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ３３から出力されるイネーブル信号ＥＮによりカウンタ４４のカウンタ値は０→１というようにカウントアップされ、後方保護段数が１に設定されていることから、カウンタ４４の出力値とアダー４５の出力値とが一致するので、同期確定パルスが出力される。
【００８４】
同様に、本実施の形態では、フレーム非同期中に、同期ビットＳＹＮＣが検出されると、ＡＮＤ３０３から出力されるイネーブル信号ＥＮによりカウンタ４０４のカウンタ値がカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００８５】
「Ｌ」レベルの同期確定パルスが出力されると、同期状態信号生成部５０（同期状態信号生成部５）は、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｈ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｌ」レベルにする。
【００８６】
フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」レベルとなったことにより、ＮＡＮＤ４３（ＮＡＮＤ４０３）から出力されるロード信号ＬＤが「Ｈ」となったとき、カウンタ４４（カウンタ４０４）のカウンタ値は１→０というようにクリアされる。
【００８７】
データ出力位置決定部６０（データ出力位置決定部６）は、フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｌ」となり、フレーム同期状態となった場合、ＳＹＮＣ確認位置カウンタ値「１」が示す同期ビットＳＹＮＣの位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図３（ｈ）、図３（ｋ））。
【００８８】
次に、２フレーム目では、同期ビットＳＹＮＣの位置が１フレーム目の位置よりも１クロック分後ろにずれている。従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値は０→１にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００８９】
前述のように、フレーム同期中の場合、ＳＹＮＣ検出部２０は、フレーム同期が確立した最初の１フレーム目で保持したＳＹＮＣ確認位置カウンタ値「１」をフレーム非同期になるまで保持し続ける。したがって、２フレーム目のＳＹＮＣ確認位置カウンタ値は「２」となるべきであるのに、従来の伝送データフレーム同期回路では「１」のままとなる（図３（ｄ））。
【００９０】
データ出力位置決定部６０は、ＳＹＮＣ確認位置カウンタ値「１」が示す位置を入力データの先頭位置として、この先頭位置「ｘｘ」のデータから出力を開始する。こうして、従来の伝送データフレーム同期回路では、図３（ｈ）の２フレーム目で示すように、本来の同期ビットＳＹＮＣの位置よりも１クロック早い位置から誤った伝送データを出力する。誤った伝送データは、フレーム非同期となるまで継続される。
【００９１】
一方、本実施の形態の２フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３０５のカウンタ値は０→１にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００９２】
また、２フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しないことにより、制御部４０８は疑似同期状態と認識し、選択部４０９にＡＮＤ４０２の出力を選択させる。疑似同期状態で、同期ビットＳＹＮＣが検出されると、ＡＮＤ４０２から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００９３】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する。これにより、本実施の形態のＳＹＮＣ確認位置カウンタ値は「１」から「２」に更新される（図３（ｅ））。
【００９４】
データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する。本実施の形態では、１フレームのデータ不安定（瞬断、フォーマット誤りなど）による変化では前方保護段数処理部３が機能しない構成のため、フレーム同期を継続したままＳＹＮＣ確認位置カウンタ値を「１」から「２」とする。ＳＹＮＣ確認位置カウンタ値を変化させたことで、データ出力位置を変更することができ、図３（ｋ）の２フレーム目で示すように正常なデータを出力することができる。
【００９５】
次に、図４に示す３フレーム目において、従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値は１→２にカウントアップされるが、前方保護段数が３に設定されているため、フレーム同期状態が維持される。
【００９６】
同期中であるので、図４（ｄ）に示すようにＳＹＮＣ確認位置カウンタ値は「１」のまま変化せず、データ出力位置決定部６０でデータ出力位置の変更は行われない。データ出力位置決定部６０は、ＳＹＮＣ確認位置カウンタ値「１」が示す位置を入力データの先頭位置として、この先頭位置「ｘｘ」のデータから出力を開始する。こうして、従来の伝送データフレーム同期回路では、図４（ｈ）の３フレーム目で示すように、本来の同期ビットＳＹＮＣの位置よりも１クロック早い位置から誤った伝送データを出力する。誤った伝送データは、フレーム非同期となるまで継続される。
【００９７】
一方、本実施の形態の３フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致するため、ＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム同期状態が維持される。
【００９８】
また、３フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致することにより、制御部４０８は同期状態と認識し、選択部４０９にＡＮＤ４０７の出力を選択させる。同期ビットＳＹＮＣが検出されると、ＡＮＤ４０７から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【００９９】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する（図４（ｅ））。データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図４（ｋ））。
【０１００】
次に、４フレーム目において、従来の伝送データフレーム同期回路では、現フレームの同期ビット位置と同期確定時（１フレーム目）の同期ビット位置とが一致しないことを確認して、イネーブル信号ＥＮによりカウンタ３５のカウンタ値が２→３にカウントアップされ、前方保護段数が３に設定されていることから、カウンタ３５の出力値とアダー３６の出力値とが一致し、非同期確定パルスが出力される。非同期が確定したことでカウンタ３５のカウント値は０にクリアされる。
【０１０１】
非同期確定パルスが出力されると、同期状態信号生成部５０は、リセット状態となり、フレーム同期状態信号ＣＨＳＹＮＣＰを「Ｌ」レベル、フレーム同期状態信号ＣＨＳＹＮＣＮを「Ｈ」レベルにする。フレーム同期状態信号ＣＨＳＹＮＣＮが「Ｈ」（図４ではフレーム同期状態信号ＣＨＳＹＮＣＰが「Ｌ」）となったことにより、データ出力位置決定部６０は、伝送データの出力を停止する（図４（ｈ））。後方保護段数が１なので、この先１フレーム間データ出力が停止する。
【０１０２】
以上のように、従来の伝送データフレーム同期回路では、フレーム同期中に現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期状態となった後に、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が生じたとしても、フレーム同期を確立することなく、フレーム非同期となり、データ出力が停止する。
【０１０３】
一方、本実施の形態の４フレーム目では、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致するため、ＮＡＮＤ３０８の出力をロード信号ＬＤとしてカウンタ３０５に入力することで、カウンタ３０５のカウンタ値を０にクリアすることで、フレーム同期状態が維持される。
【０１０４】
また、４フレーム目で現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致することにより、制御部４０８は同期状態と認識し、選択部４０９にＡＮＤ４０７の出力を選択させる。同期ビットＳＹＮＣが検出されると、ＡＮＤ４０７から選択部４０９を介してイネーブル信号ＥＮがカウンタ４０４に入力され、カウンタ４０４のカウンタ値は０→１というようにカウントアップされ、カウンタ４０４の出力値と選択部４１１の出力値とが一致し、同期確定パルスが出力される。
【０１０５】
また、ＳＹＮＣ検出部２は、ＳＹＮＣ確認位置カウンタ値を１フレーム毎に保持し直すので、同期ビットＳＹＮＣと一致する位置のＭＦ基準カウンタ値「２」を保持する（図４（ｅ））。データ出力位置決定部６は、ＳＹＮＣ確認位置カウンタ値「２」が示す位置を入力データの先頭位置として、この先頭位置「ａ」のデータから出力を開始する（図４（ｋ））。
【０１０６】
このように、本実施の形態では、フレーム同期中に現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致しない状態が生じて疑似同期状態となった場合でも、現フレームの同期ビット位置と１フレーム前の同期ビット位置とが一致する状態が発生すれば、フレーム同期を確立するので、データの出力停止を回避することができる。
【０１０７】
本実施の形態の伝送データフレーム同期回路が動作したときの出力データのフォーマットを図３（ｍ）、図３（ｎ）、図３（ｏ）、図３（ｐ）図４（ｍ）、図４（ｎ）、図４（ｏ）、図４（ｐ）に示す。図中の出力データフォーマット▲１▼、▲２▼、▲３▼、▲４▼は、データの出力位置が図３（ｈ）、図４（ｈ）のそれぞれ１フレーム目、２フレーム目、３フレーム目、４フレーム目の出力データフォーマットと同じであることを示している。
【０１０８】
また、出力データフォーマット▲１▼’、▲２▼’、▲３▼’、▲４▼’は、本実施の形態のデータの出力位置が図３（ｋ）、図４（ｋ）のそれぞれ１フレーム目、２フレーム目、３フレーム目、４フレーム目の出力データフォーマットと同じであることを示している。
【０１０９】
ＣＰＵ保護段数設定部１で後方保護段数設定値Ｒ＿ＲＥＧを０乃至２（後方保護段数が１乃至３）に設定した場合には、本実施の形態の伝送データフレーム同期回路の利点が生かされるが、ＣＰＵ保護段数設定部１で後方保護段数設定値Ｒ＿ＲＥＧを３以上（後方保護段数が４以上）に設定すると、前方保護段数以上のフレーム数の監視が必要になるので、本実施の形態の伝送データフレーム同期回路の利点は機能しない。
【０１１０】
本実施の形態の伝送データフレーム同期回路を機能させるには、ＣＰＵ保護段数設定部１での後方保護段数設定値Ｒ＿ＲＥＧの設定を以下のようにする。
前方保護段数設定値Ｆ＿ＲＥＧ≧後方保護段数設定値Ｒ＿ＲＥＧ・・・（１）
【０１１１】
式（１）の条件を満たす設定ならば、伝送データの同期ビットＳＹＮＣが誤って一度不検出になり、再びフレーム同期を確立することがないという第２のパターンの伝送データ入力時に本実施の形態の伝送データフレーム同期回路の効果が得られる動作をする。
【０１１２】
［第２の実施の形態］
本発明の伝送データフレーム同期回路は、あらゆるインターフェイス間のデータ伝送に用いられている保護段数を利用した同期確定回路であるため、あらゆる場面で利用が可能である。本発明では、同期ビットＳＹＮＣをフレームの先頭と位置付け同期ビットＳＹＮＣを用いるフレーム同期の保護段数回路について述べたが、同期ビットＳＹＮＣの代わりとしてフレームに同期した信号を用いてもよい。以下に、実用可能な例を示す。
【０１１３】
複数のユーザーデータを含むデータにおいて、ユーザーごとに保持している同期ビット（複数の条件を検出して同期ビットを発生させる）を用いて第１の実施の形態の回路にて同期確定、同期後データ出力制御を行うことで第１の実施の形態と同様の効果が見込める。
【０１１４】
また、フレームの先頭に同期パターンを設けた伝送データにおいて、第１の実施の形態の回路を利用して同期確定、同期後データ出力制御をすることで第１の実施の形態と同様の効果が見込める。以上のような２つの例を示したがそれぞれフレーム同期に用いる情報やフレーム同期を確定する方法が異なるだけであり、その情報を有効な手段で取り出し、取り出した情報より第１の実施の形態の回路を用いて処理するだけでよいため、本発明はあらゆる伝送データに応用が可能である。
【０１１５】
【発明の効果】
本発明によれば、フレームの区切りを示す同期情報の位置を１フレーム毎に保持する検出部と、フレーム非同期中に同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときに同期確定パルスを出力し、フレーム同期中に同期情報の位置が１フレーム前の同期情報の位置と一致しない疑似同期状態が発生した後に、同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときに同期確定パルスを出力する後方保護段数処理部と、フレーム同期中に同期情報の位置が１フレーム前の同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときに非同期確定パルスを出力し、フレーム同期中に疑似同期状態が発生した後に、同期情報の位置が１フレーム前の同期情報の位置と一致したとき第３の計数値をクリアする前方保護段数処理部とを設けることにより、従来の伝送データフレーム同期回路で発生する非同期状態の発生条件の変更を行い、データ出力停止の条件である非同期状態の発生を抑える回路構成とした。その結果、従来の伝送データフレーム同期回路でフレーム非同期に遷移するような状態においても同期状態を継続させることができ、データの出力停止を避け、連続性を持ったデータの伝送を行うことができる。また、同期情報の位置を１フレーム毎に保持する検出部を用いることにより、同期情報の位置の変化に応じてデータ出力位置を即座に変更することができ、伝送データの誤りの発生を極力抑えることができる。その結果、従来の伝送データフレーム同期回路で問題となったフレーム同期中の擬似同期状態での伝送データ誤りの発生を抑制することができる。また、入力伝送データの状態によっては、同期情報の連続検出回数で判断するという従来の保護段数の考え方を用いることで同期中の伝送データをより正確に制御し、かつ安定した処理が実現でき、回路規模の面から考えても従来の伝送データフレーム同期回路に新たな回路を組み込むことで本発明の回路を構成でき、変更もほとんど発生しないため、容易に実現可能することができる。以上のように本発明では２つの効果を得ることを可能とした。この効果を有効活用するために、入力される伝送データの質によって保護段数設定をかえて制御することで広い範囲で対応が可能となる。また本発明は、今までの保護段数の利点を生かしつつ、より正確なデータ伝送回路を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態となる伝送データフレーム同期回路の構成を示すブロック図である。
【図２】図１の伝送データフレーム同期回路の詳細な構成を示すブロック図である。
【図３】従来の伝送データフレーム同期回路と本発明の第１の実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。
【図４】従来の伝送データフレーム同期回路と本発明の第１の実施の形態の伝送データフレーム同期回路の動作例を示すタイミングチャート図である。
【図５】従来の伝送データフレーム同期回路の構成を示すブロック図である。
【符号の説明】
１…ＣＰＵ保護段数設定部、２…ＳＹＮＣ検出部、３…前方保護段数処理部、４…後方保護段数処理部、５…同期状態信号生成部、６…データ出力位置決定部、３０５…カウンタ、３０７…排他的論理和回路、３１１…カウンタ制御部、４０４…カウンタ、４０６…排他的論理和回路、４１０…カウンタ制御部、４１１…選択部。
Claims (7)
- フレームの区切りを示す同期情報の位置を１フレーム毎に保持する検出部と、
フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときに同期確定パルスを出力し、フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときに同期確定パルスを出力する後方保護段数処理部と、
フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときに非同期確定パルスを出力し、フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする前方保護段数処理部とを有することを特徴とする伝送データフレーム同期回路。 - 請求項１記載の伝送データフレーム同期回路において、
フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された現フレームの同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定部を有することを特徴とする伝送データフレーム同期回路。 - 請求項１記載の伝送データフレーム同期回路において、
前記第１の後方保護段数と前記第２の後方保護段数をそれぞれ独立に設定する保護段数設定部を有することを特徴とする伝送データフレーム同期回路。 - 請求項１記載の伝送データフレーム同期回路において、
前記後方保護段数処理部は、
前記第１の計数値又は前記第２の計数値を計数する第１のカウンタと、
フレーム非同期中は前記第１の計数値を前記第１のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記第２の計数値を前記第１のカウンタに数えさせる第１のカウンタ制御部と、
フレーム非同期中は予め設定された前記第１の後方保護段数と前記第２の後方保護段数のうち前記第１の後方保護段数を選択して出力し、フレーム同期中に前記疑似同期状態が発生した後は前記第２の後方保護段数を選択して出力する選択部と、
前記第１のカウンタで数えられた前記第１の計数値又は前記第２の計数値と前記選択部から出力された後方保護段数とが一致したとき前記同期確定パルスを出力する第１の排他的論理和回路とを備え、
前記前方保護段数処理部は、
前記第３の計数値を計数する第２のカウンタと、
フレーム同期中は前記第３の計数値を前記第２のカウンタに数えさせ、フレーム同期中に前記疑似同期状態が発生した後は前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする第２のカウンタ制御部と、
前記第２のカウンタで数えられた前記第３の計数値と前記前方保護段数とが一致したとき前記非同期確定パルスを出力する第２の排他的論理和回路とを備えることを特徴とする伝送データフレーム同期回路。 - フレームの区切りを示す同期情報の位置を１フレーム毎に保持する手順と、
フレーム非同期中に前記同期情報を検出したフレームの数を計数し、この第１の計数値が予め設定された第１の後方保護段数に達したときにフレーム同期を確立する非同期中の後方保護段数処理手順と、
フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しない疑似同期状態が発生した後に、前記同期情報を検出したフレームの数を計数し、この第２の計数値が予め設定された第２の後方保護段数に達したときにフレーム同期を確立する疑似同期中の後方保護段数処理手順と、
フレーム同期中に前記同期情報の位置が１フレーム前の前記同期情報の位置と一致しないフレームの数を計数し、この第３の計数値が予め設定された前方保護段数に達したときにフレーム非同期を確立する同期中の前方保護段数処理手順と、
フレーム同期中に前記疑似同期状態が発生した後に、前記同期情報の位置が１フレーム前の前記同期情報の位置と一致したとき前記第３の計数値をクリアする疑似同期中の前方保護段数処理手順とを実行することを特徴とする伝送データフレーム同期方法。 - 請求項５記載の伝送データフレーム同期方法において、
フレーム同期が確立したとき、入力されたデータのうち出力すべきデータの先頭位置を前記保持された同期情報の位置に基づいて決定し、決定した先頭位置から前記データの出力を開始するデータ出力位置決定手順を実行することを特徴とする伝送データフレーム同期方法。 - 請求項５記載の伝送データフレーム同期方法において、
前記非同期中の後方保護段数処理手順で用いる第１の後方保護段数と前記疑似同期中の後方保護段数処理手順で用いる第２の後方保護段数をそれぞれ独立に設定することを特徴とする伝送データフレーム同期方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027874A JP3565206B2 (ja) | 2002-02-05 | 2002-02-05 | 伝送データフレーム同期回路及び伝送データフレーム同期方法 |
| DE60321663T DE60321663D1 (de) | 2002-02-05 | 2003-01-31 | Übertragungsdatenrahmensynchronisationsverfahren und übertragungsdatenrahmensynchronisationsschaltung |
| PCT/JP2003/000983 WO2003067806A1 (fr) | 2002-02-05 | 2003-01-31 | Procede et circuit de synchronisation de trame de donnees de transmission |
| EP03737452A EP1480370B1 (en) | 2002-02-05 | 2003-01-31 | Transmission data frame synchronization method and transmission data frame synchronization circuit |
| NO20043690A NO334476B1 (no) | 2002-02-05 | 2004-09-03 | Fremgangsmåte ved synkronisering av datarammer for overføring og tilsvarende krets |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027874A JP3565206B2 (ja) | 2002-02-05 | 2002-02-05 | 伝送データフレーム同期回路及び伝送データフレーム同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229842A JP2003229842A (ja) | 2003-08-15 |
| JP3565206B2 true JP3565206B2 (ja) | 2004-09-15 |
Family
ID=27677847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027874A Expired - Fee Related JP3565206B2 (ja) | 2002-02-05 | 2002-02-05 | 伝送データフレーム同期回路及び伝送データフレーム同期方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1480370B1 (ja) |
| JP (1) | JP3565206B2 (ja) |
| DE (1) | DE60321663D1 (ja) |
| NO (1) | NO334476B1 (ja) |
| WO (1) | WO2003067806A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2896368B1 (fr) * | 2006-01-18 | 2008-03-14 | Atmel Corp | Appareil pour ameliorer l'efficacite du microprogramme pour une interface serie multitrame |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1301260C (en) * | 1988-01-21 | 1992-05-19 | Norio Yoshida | Synchronizer for establishing synchronization between data and clock signals |
| JPH0568030A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 同期回路 |
| JPH07250056A (ja) * | 1994-03-09 | 1995-09-26 | Toshiba Corp | フレーム同期回路 |
| JP2748912B2 (ja) * | 1995-12-26 | 1998-05-13 | 日本電気株式会社 | フレーム同期回路 |
| JP3098503B2 (ja) * | 1998-11-30 | 2000-10-16 | 宮城日本電気株式会社 | 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体 |
| JP3641411B2 (ja) * | 2000-05-29 | 2005-04-20 | 日本電気エンジニアリング株式会社 | フレーム同期回路 |
-
2002
- 2002-02-05 JP JP2002027874A patent/JP3565206B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-31 DE DE60321663T patent/DE60321663D1/de not_active Expired - Lifetime
- 2003-01-31 EP EP03737452A patent/EP1480370B1/en not_active Expired - Fee Related
- 2003-01-31 WO PCT/JP2003/000983 patent/WO2003067806A1/ja active IP Right Grant
-
2004
- 2004-09-03 NO NO20043690A patent/NO334476B1/no not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003067806A1 (fr) | 2003-08-14 |
| NO20043690L (no) | 2004-09-03 |
| EP1480370A1 (en) | 2004-11-24 |
| EP1480370B1 (en) | 2008-06-18 |
| DE60321663D1 (de) | 2008-07-31 |
| NO334476B1 (no) | 2014-03-17 |
| JP2003229842A (ja) | 2003-08-15 |
| EP1480370A4 (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (ja) | フレーム同期回路 | |
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JPH09509536A (ja) | データ位相整合回路 | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| JP2000324116A (ja) | フレーム同期方法およびフレーム同期回路 | |
| JP3565206B2 (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
| JP2959520B2 (ja) | 同期保護装置 | |
| JP3465386B2 (ja) | フレーム同期回路と同回路を用いた符号化／復号化処理回路 | |
| JP3449231B2 (ja) | シリアルデータ監視装置 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JP3641411B2 (ja) | フレーム同期回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JP2768303B2 (ja) | 誤り訂正回路 | |
| JPH07250055A (ja) | フレーム同期回路 | |
| JPH11150528A (ja) | パリティ演算回路 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JP3153975B2 (ja) | フレーム同期回路 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH0630479B2 (ja) | フレ−ム同期方式 | |
| JPH0993239A (ja) | バーストフレーム同期回路 | |
| JPH05304522A (ja) | 同期検出制御装置 | |
| JP2007266663A (ja) | 同期検出回路，通信システムおよび同期検出プログラム | |
| JPH0530067A (ja) | チヤネル検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |