JP2861932B2 - バーストフレーム位相同期回路 - Google Patents
バーストフレーム位相同期回路Info
- Publication number
- JP2861932B2 JP2861932B2 JP8126854A JP12685496A JP2861932B2 JP 2861932 B2 JP2861932 B2 JP 2861932B2 JP 8126854 A JP8126854 A JP 8126854A JP 12685496 A JP12685496 A JP 12685496A JP 2861932 B2 JP2861932 B2 JP 2861932B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization
- burst
- frame
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 38
- 238000012544 monitoring process Methods 0.000 claims description 15
- 238000012795 verification Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バーストデータに
対して同期を取る場合の誤同期防止策を施したバースト
フレーム位相同期回路に関する。
対して同期を取る場合の誤同期防止策を施したバースト
フレーム位相同期回路に関する。
【０００２】
【従来の技術】従来、バーストフレーム位相同期回路
は、特に、ＡＴＭバースト多重伝送技術におけるバース
トデータに対する誤同期保護の一方式として用いられ
る。この種の誤同期保護方式は、伝送装置の伝送路の誤
りに対して、誤同期に入り同期引き込み時間が長くなる
ことを防止する目的で使用される。
は、特に、ＡＴＭバースト多重伝送技術におけるバース
トデータに対する誤同期保護の一方式として用いられ
る。この種の誤同期保護方式は、伝送装置の伝送路の誤
りに対して、誤同期に入り同期引き込み時間が長くなる
ことを防止する目的で使用される。
【０００３】例えば、特開平２−１０６１７号公報で開
示された「フレーム同期回路」の回路構成例を図５に示
す。図５において、受信データ系列ＤＡＴＡがクロック
信号再生回路２１およびフレーム同期パターン比較回路
２２に入力され、受信データＲＤがバースト誤り検出回
路２３に入力される。クロック信号再生回路２１の再生
クロック信号ＣＬＯＣＫの出力は、フレーム同期パター
ン比較回路２２、フレームウンタ２４およびフレーム同
期窓出力回路２５に接続される。
示された「フレーム同期回路」の回路構成例を図５に示
す。図５において、受信データ系列ＤＡＴＡがクロック
信号再生回路２１およびフレーム同期パターン比較回路
２２に入力され、受信データＲＤがバースト誤り検出回
路２３に入力される。クロック信号再生回路２１の再生
クロック信号ＣＬＯＣＫの出力は、フレーム同期パター
ン比較回路２２、フレームウンタ２４およびフレーム同
期窓出力回路２５に接続される。
【０００４】フレームカウンタ２４のカウンタ信号Ａ０
〜Ａ７の出力は、フレーム同期窓出力回路２５に接続さ
れる。フレーム同期パターン比較回路２２の一致信号Ｐ
ＤＥＴの出力と、フレーム同期窓出力回路２５のフレー
ム同期信号ＷＩＮＤＯＷの出力とは、アンドゲート２６
のそれぞれ入力に接続される。アンドゲート２６のフレ
ーム同期パターン検出信号ＦＤＥＴの出力は、フレーム
同期窓長選択回路２７とフレーム同期保護回路２８とに
接続される。
〜Ａ７の出力は、フレーム同期窓出力回路２５に接続さ
れる。フレーム同期パターン比較回路２２の一致信号Ｐ
ＤＥＴの出力と、フレーム同期窓出力回路２５のフレー
ム同期信号ＷＩＮＤＯＷの出力とは、アンドゲート２６
のそれぞれ入力に接続される。アンドゲート２６のフレ
ーム同期パターン検出信号ＦＤＥＴの出力は、フレーム
同期窓長選択回路２７とフレーム同期保護回路２８とに
接続される。
【０００５】フレームカウンタ２４のカウンタ信号Ｂ０
の出力は、フレーム同期保護回路２８に接続され、ま
た、フレームカウンタ２４からフレーム同期信号ＦＳＹ
ＮＣが送出される。フレーム同期保護回路２８のハンチ
ングモード信号ＴＵＮＴの出力は、フレーム同期窓選択
回路２７に接続され、また、リセット信号ＲＥＳＥＴの
出力は、フレームカウンタ２４に接続される。フレーム
同期窓選択回路２７の選択信号ＳＥＲＥＣＴの出力は、
フレーム同期窓出力回路２５に接続される。
の出力は、フレーム同期保護回路２８に接続され、ま
た、フレームカウンタ２４からフレーム同期信号ＦＳＹ
ＮＣが送出される。フレーム同期保護回路２８のハンチ
ングモード信号ＴＵＮＴの出力は、フレーム同期窓選択
回路２７に接続され、また、リセット信号ＲＥＳＥＴの
出力は、フレームカウンタ２４に接続される。フレーム
同期窓選択回路２７の選択信号ＳＥＲＥＣＴの出力は、
フレーム同期窓出力回路２５に接続される。
【０００６】上記のように構成されるフレーム同期回路
は、同期確立中に発生したバースト誤りに対し同期保護
動作（前方保護動作）を停止し、バースト誤りが終了し
たときに、同期監視窓を広げて同期を監視する。このこ
とにより、バーストエラーによる同期は、ずれおよび誤
同期が防止され、正しい同期位相に迅速に復帰するとし
ている。
は、同期確立中に発生したバースト誤りに対し同期保護
動作（前方保護動作）を停止し、バースト誤りが終了し
たときに、同期監視窓を広げて同期を監視する。このこ
とにより、バーストエラーによる同期は、ずれおよび誤
同期が防止され、正しい同期位相に迅速に復帰するとし
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来例では、バースト信号に対して入力バースト毎に同
期を再確立する必要があり、エラーに対して同期を保持
することは意味がない。よって、入力信号がバーストで
与えられた場合、この方式では対処できない。さらに、
バースト多重されたデータの場合、同期信号によるデー
タに対するオーバーヘッドを減らすために信号の変動幅
が制限されている。このため、同期監視窓を広げてもそ
の効果がない。よって、同期監視の範囲を広げても同期
引き込み特性が改善されない問題点を伴う。
従来例では、バースト信号に対して入力バースト毎に同
期を再確立する必要があり、エラーに対して同期を保持
することは意味がない。よって、入力信号がバーストで
与えられた場合、この方式では対処できない。さらに、
バースト多重されたデータの場合、同期信号によるデー
タに対するオーバーヘッドを減らすために信号の変動幅
が制限されている。このため、同期監視窓を広げてもそ
の効果がない。よって、同期監視の範囲を広げても同期
引き込み特性が改善されない問題点を伴う。
【０００８】本発明は、受信データの位相変動およびビ
ット誤りによる誤同期発生を生じ難くしたバーストフレ
ーム位相同期回路を提供することを目的とする。
ット誤りによる誤同期発生を生じ難くしたバーストフレ
ーム位相同期回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
バーストデータの先頭に設置された同期ビットを用いて
バーストパケット毎に同期をとるバーストフレーム位相
同期回路において、前記バーストデータの伝送において
生じた伝送エラーを監視しエラー情報を出力する伝送エ
ラー監視回路と、前記エラー情報を基に前記伝送エラー
の統計を集計した保護情報を出力する伝送エラー統計回
路と、前記伝送された当該時点のバーストデータと所定
の同期パターンとのビット列を比較し、不一致ビットの
発生状態に基づく比較情報を出力するフレーム同期パタ
ーン比較回路と、前記保護情報を基に前記比較情報の許
容される不一致数を選択する同期保護回路と、前記選択
された許容される不一致数をフレーム毎にカウントする
フレームカウンタとを有し、前記許容される不一致数か
ら所定の保護条件に合致するフレーム同期信号がフレー
ム毎に選択されて出力されることを特徴とする。
バーストデータの先頭に設置された同期ビットを用いて
バーストパケット毎に同期をとるバーストフレーム位相
同期回路において、前記バーストデータの伝送において
生じた伝送エラーを監視しエラー情報を出力する伝送エ
ラー監視回路と、前記エラー情報を基に前記伝送エラー
の統計を集計した保護情報を出力する伝送エラー統計回
路と、前記伝送された当該時点のバーストデータと所定
の同期パターンとのビット列を比較し、不一致ビットの
発生状態に基づく比較情報を出力するフレーム同期パタ
ーン比較回路と、前記保護情報を基に前記比較情報の許
容される不一致数を選択する同期保護回路と、前記選択
された許容される不一致数をフレーム毎にカウントする
フレームカウンタとを有し、前記許容される不一致数か
ら所定の保護条件に合致するフレーム同期信号がフレー
ム毎に選択されて出力されることを特徴とする。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、前記バーストフレーム位相同期回路は、さ
らに、同期参照範囲を制限する窓を発生する窓発生回路
を有し、前記同期保護回路が同期検証を行う範囲に前記
窓により制限を加えることを特徴とする。
明において、前記バーストフレーム位相同期回路は、さ
らに、同期参照範囲を制限する窓を発生する窓発生回路
を有し、前記同期保護回路が同期検証を行う範囲に前記
窓により制限を加えることを特徴とする。
【００１１】
【発明の実施の形態】次に添付図面を参照して本発明に
よるバーストフレーム位相同期回路の実施の形態を詳細
に説明する。図１〜図４を参照すると本発明のバースト
フレーム位相同期回路の一実施形態が示されている。図
１〜図３が一の実施形態を示し、図４が変化例を示して
いる。
よるバーストフレーム位相同期回路の実施の形態を詳細
に説明する。図１〜図４を参照すると本発明のバースト
フレーム位相同期回路の一実施形態が示されている。図
１〜図３が一の実施形態を示し、図４が変化例を示して
いる。
【００１２】図１において、バーストフレーム位相同期
回路は、入力ＤＡＴＡを受信するフレーム同期パターン
比較回路１１と、比較情報と保護情報とを受信し一致信
号を出力する同期保護回路１３と、同期保護回路１３が
出力する一致信号を基に位相を計数して同期情報ＦＳＹ
ＮＣを出力するフレームカウンタ１２と、観測実績に基
づきエラー情報を出力する伝送路エラー監視回路１５
と、受け取ったエラー情報を基に保護情報を出力する伝
送路エラー統計回路１４とにより構成される。
回路は、入力ＤＡＴＡを受信するフレーム同期パターン
比較回路１１と、比較情報と保護情報とを受信し一致信
号を出力する同期保護回路１３と、同期保護回路１３が
出力する一致信号を基に位相を計数して同期情報ＦＳＹ
ＮＣを出力するフレームカウンタ１２と、観測実績に基
づきエラー情報を出力する伝送路エラー監視回路１５
と、受け取ったエラー情報を基に保護情報を出力する伝
送路エラー統計回路１４とにより構成される。
【００１３】上記構成のバーストフレーム位相同期回路
を構成するフレーム同期パターン比較回路１１は、入力
されたデータと自身の持っている同期パターンとを比較
し、データの入力位相に応じて不一致数を通知する比較
情報を出力する回路である。
を構成するフレーム同期パターン比較回路１１は、入力
されたデータと自身の持っている同期パターンとを比較
し、データの入力位相に応じて不一致数を通知する比較
情報を出力する回路である。
【００１４】図２はフレーム同期パターン比較回路１１
の動作例を示したタイミング図である。図２において、
フレーム同期パターン比較回路１１は、受信データＤＡ
ＴＡのバースト信号１、２、〜、７、…、ｎ−１、ｎ
と、同期パターンとのビット列の比較を行う。比較の結
果の、全ビットの一致（０ビット不一致）、１ビット以
下の不一致、２ビット以下の不一致を、図示のタイミン
グで出力する。
の動作例を示したタイミング図である。図２において、
フレーム同期パターン比較回路１１は、受信データＤＡ
ＴＡのバースト信号１、２、〜、７、…、ｎ−１、ｎ
と、同期パターンとのビット列の比較を行う。比較の結
果の、全ビットの一致（０ビット不一致）、１ビット以
下の不一致、２ビット以下の不一致を、図示のタイミン
グで出力する。
【００１５】伝送路エラー監視回路１５は、バースト信
号毎にこれまで観測してきたビットエラー情報を一のエ
ラー情報として伝送路エラー統計回路１４に出力する回
路である。伝送路エラー統計回路１４は、伝送路エラー
監視回路１５から受け取ったエラー情報に一定期間のエ
ラー頻度の形での統計処理を行い、フレーム同期をとる
ために必要な監視精度を決定し、決定した結果を保護情
報として同期保護回路１３へ送る回路である。上記の統
計処理とは、例えば、エラーレートの形で行い、エラー
レートに応じたフレーム同期をとる。このために必要な
ビット誤り許容値を決定し、保護情報として同期保護回
路１３へ送る。
号毎にこれまで観測してきたビットエラー情報を一のエ
ラー情報として伝送路エラー統計回路１４に出力する回
路である。伝送路エラー統計回路１４は、伝送路エラー
監視回路１５から受け取ったエラー情報に一定期間のエ
ラー頻度の形での統計処理を行い、フレーム同期をとる
ために必要な監視精度を決定し、決定した結果を保護情
報として同期保護回路１３へ送る回路である。上記の統
計処理とは、例えば、エラーレートの形で行い、エラー
レートに応じたフレーム同期をとる。このために必要な
ビット誤り許容値を決定し、保護情報として同期保護回
路１３へ送る。
【００１６】フレームカウンタ１２は、同期保護回路１
３から受け取った一致情報を基に位相を計数し、計数し
た結果を同期情報ＦＳＹＮＣとして出力する回路であ
る。
３から受け取った一致情報を基に位相を計数し、計数し
た結果を同期情報ＦＳＹＮＣとして出力する回路であ
る。
【００１７】同期保護回路１３は、伝送路エラー統計回
路１４から受け取った保護情報を基に許容される不一致
数を選択し、フレームパターン比較回路１１から受信し
た比較情報のうち、保護条件に合致するパルスを一致信
号としてフレームカウンタ１２へ送る回路である。
路１４から受け取った保護情報を基に許容される不一致
数を選択し、フレームパターン比較回路１１から受信し
た比較情報のうち、保護条件に合致するパルスを一致信
号としてフレームカウンタ１２へ送る回路である。
【００１８】図３は、本実施形態に適用される同期保護
回路１３の構成例を示すブロック図である。この同期保
護回路１３は、０〜ｎビットのビット不一致を検出する
ビット不一致回路１６、…１６と、ビット不一致回路１
６、…１６の出力信号から一致信号を選択して出力する
選択回路１７とで構成される。同期保護回路１３を構成
するビット不一致回路１６、…１６は、比較情報を基に
０〜ｎビットの不一致情報を取り込み、比較情報の不一
致数に応じたパルスをそれぞれの回路から出力する。ま
た、選択回路１７は、入力された保護情報を基に条件に
合致する比較情報の不一致数に応じたパルスを選択し、
一致信号として出力する。
回路１３の構成例を示すブロック図である。この同期保
護回路１３は、０〜ｎビットのビット不一致を検出する
ビット不一致回路１６、…１６と、ビット不一致回路１
６、…１６の出力信号から一致信号を選択して出力する
選択回路１７とで構成される。同期保護回路１３を構成
するビット不一致回路１６、…１６は、比較情報を基に
０〜ｎビットの不一致情報を取り込み、比較情報の不一
致数に応じたパルスをそれぞれの回路から出力する。ま
た、選択回路１７は、入力された保護情報を基に条件に
合致する比較情報の不一致数に応じたパルスを選択し、
一致信号として出力する。
【００１９】上記の各回路で構成されるバーストフレー
ム位相同期回路において、入力データＤＡＴＡの処理手
順は下記となる。フレーム同期パターン比較回路１１
は、入力されたデータＤＡＴＡと自身の持っている同期
パターンとを比較し、データの入力位相に応じた不一致
数を比較情報として出力する。伝送路エラー監視回路１
５は、バースト信号毎にこれまで観測してきたビットエ
ラーの発生頻度をエラー情報として出力する。このエラ
ー情報を伝送路エラー統計回路１４が受取り、受け取っ
たエラー情報に一定期間のエラー頻度の形での統計処理
を行い、フレーム同期をとるために必要な監視精度を決
定し、保護情報として出力する。
ム位相同期回路において、入力データＤＡＴＡの処理手
順は下記となる。フレーム同期パターン比較回路１１
は、入力されたデータＤＡＴＡと自身の持っている同期
パターンとを比較し、データの入力位相に応じた不一致
数を比較情報として出力する。伝送路エラー監視回路１
５は、バースト信号毎にこれまで観測してきたビットエ
ラーの発生頻度をエラー情報として出力する。このエラ
ー情報を伝送路エラー統計回路１４が受取り、受け取っ
たエラー情報に一定期間のエラー頻度の形での統計処理
を行い、フレーム同期をとるために必要な監視精度を決
定し、保護情報として出力する。
【００２０】同期保護回路１３は、受け取った保護情報
を基に許容される不一致数を選択し、フレームパターン
比較回路１１からの比較情報のうち保護条件に合致する
パルスを、一致信号としてフレームカウンタ１２へ送
る。フレームカウンタ１２は、受け取った一致情報を基
に位相を計数し、同期情報ＦＳＹＮＣを出力する。
を基に許容される不一致数を選択し、フレームパターン
比較回路１１からの比較情報のうち保護条件に合致する
パルスを、一致信号としてフレームカウンタ１２へ送
る。フレームカウンタ１２は、受け取った一致情報を基
に位相を計数し、同期情報ＦＳＹＮＣを出力する。
【００２１】次に図１の回路の動作について、図１〜図
３を参照して説明する。バースト信号を受信するとき、
フレーム同期パターン比較回路１１は、受信したデータ
と同期パターンとのビット列の比較を行い、全ビットの
一致（０ビット不一致）、１ビット以下の不一致、２ビ
ット以下の不一致、…、ｎビット以下の不一致の比較情
報を、それぞれ入力されたデータと比較を行ったタイミ
ングで出力する。
３を参照して説明する。バースト信号を受信するとき、
フレーム同期パターン比較回路１１は、受信したデータ
と同期パターンとのビット列の比較を行い、全ビットの
一致（０ビット不一致）、１ビット以下の不一致、２ビ
ット以下の不一致、…、ｎビット以下の不一致の比較情
報を、それぞれ入力されたデータと比較を行ったタイミ
ングで出力する。
【００２２】伝送路にエラーがないとした場合には、全
ビットの一致を持って同期確率とすればよい。しかし、
通常の伝送路においてあり得る所定の割合でのエラーに
対しても同期がとれなければ、システムの運用上問題が
生じる。そのため運用時のエラーの発生割合を伝送路エ
ラー監視回路１５で監視する。この監視によるエラー情
報を伝送路エラー統計回路１４で処理し、保護情報とし
て出力する。この保護情報を基に、伝送路の状態に応じ
た同期パターンの一致精度を、同期保護回路１３が切替
える。この手順により、伝送路の状態に応じた最適な同
期精度で同期ビットを検出することが可能となる。
ビットの一致を持って同期確率とすればよい。しかし、
通常の伝送路においてあり得る所定の割合でのエラーに
対しても同期がとれなければ、システムの運用上問題が
生じる。そのため運用時のエラーの発生割合を伝送路エ
ラー監視回路１５で監視する。この監視によるエラー情
報を伝送路エラー統計回路１４で処理し、保護情報とし
て出力する。この保護情報を基に、伝送路の状態に応じ
た同期パターンの一致精度を、同期保護回路１３が切替
える。この手順により、伝送路の状態に応じた最適な同
期精度で同期ビットを検出することが可能となる。
【００２３】図４は、本実施形態の変化例を示してい
る。図４を参照すると、同期保護回路１３とフレームカ
ウンタ１２の間に、同期参照範囲を制限する窓を発生す
る窓発生回路１８が設けられている。バースト伝送の場
合、同期ビットが含まれる位置の範囲を特定することが
容易なため、同期検証を行う範囲を窓によって制限する
ことができる。そのため不必要な範囲で同期検索を行わ
ずにすみ、誤同期検出の確率を小さくすることができ
る。本変化例によれば、上記実施形態の効果をさらに高
める効果を有する。
る。図４を参照すると、同期保護回路１３とフレームカ
ウンタ１２の間に、同期参照範囲を制限する窓を発生す
る窓発生回路１８が設けられている。バースト伝送の場
合、同期ビットが含まれる位置の範囲を特定することが
容易なため、同期検証を行う範囲を窓によって制限する
ことができる。そのため不必要な範囲で同期検索を行わ
ずにすみ、誤同期検出の確率を小さくすることができ
る。本変化例によれば、上記実施形態の効果をさらに高
める効果を有する。
【００２４】上記の実施形態および変化例によれば、バ
ーストフレーム位相同期回路は、同期パターン照合の精
度を伝送路誤り率を基に変更している。従って、伝送路
誤り率の低い状態ではパターン照合を厳しくすることに
より、バースト信号の受信位相の変動による誤同期状態
になることを生じ難くすることができる。また、同期観
測位置に窓を設けることにより、さらに誤同期パターン
を検出する確率を低くすることが可能となる。
ーストフレーム位相同期回路は、同期パターン照合の精
度を伝送路誤り率を基に変更している。従って、伝送路
誤り率の低い状態ではパターン照合を厳しくすることに
より、バースト信号の受信位相の変動による誤同期状態
になることを生じ難くすることができる。また、同期観
測位置に窓を設けることにより、さらに誤同期パターン
を検出する確率を低くすることが可能となる。
【００２５】尚、上述の実施形態は本発明の好適な実施
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
の一例ではあるがこれに限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々変形実施可能で
ある。
【００２６】
【発明の効果】以上の説明より明かなように、本発明の
バーストフレーム位相同期回路は、バーストデータの伝
送において生じた伝送エラーを監視しエラー情報を出力
し、このエラー情報を基に伝送エラーの統計を集計した
保護情報を出力する。また、伝送された当該時点のバー
ストデータと所定の同期パターンとのビット列を比較
し、不一致ビットの発生状態に基づく比較情報を出力す
る。上記の保護情報を基に比較情報の許容される不一致
数を選択し、この許容される不一致数から所定の保護条
件に合致するフレーム同期信号を出力する。
バーストフレーム位相同期回路は、バーストデータの伝
送において生じた伝送エラーを監視しエラー情報を出力
し、このエラー情報を基に伝送エラーの統計を集計した
保護情報を出力する。また、伝送された当該時点のバー
ストデータと所定の同期パターンとのビット列を比較
し、不一致ビットの発生状態に基づく比較情報を出力す
る。上記の保護情報を基に比較情報の許容される不一致
数を選択し、この許容される不一致数から所定の保護条
件に合致するフレーム同期信号を出力する。
【００２７】よって、伝送路に生じた誤りに応じて同期
保護の強度が選択され、不必要に強度な同期保護対策が
とられない。このためフレーム同期ビット長を必要最小
限に押さえることができ、データの伝送効率を上げるこ
とが可能となる。
保護の強度が選択され、不必要に強度な同期保護対策が
とられない。このためフレーム同期ビット長を必要最小
限に押さえることができ、データの伝送効率を上げるこ
とが可能となる。
【図１】本発明のバーストフレーム位相同期回路の実施
形態の構成例を示すブロック図である。
形態の構成例を示すブロック図である。
【図２】フレーム同期パターン比較回路の動作を説明す
るためのタイミング図である。
るためのタイミング図である。
【図３】同期保護回路のより詳細な構成例を示すブロッ
ク図である。
ク図である。
【図４】本発明の変化例を示すブロック構成図である。
【図５】従来のバーストフレーム位相同期回路の構成例
を示すブロック図である。
を示すブロック図である。
１１ フレーム同期パターン比較回路 １２ フレームカウンタ １３ 同期保護回路 １４ 伝送路エラー統計回路 １５ 伝送路エラー監視回路 １６ ｎビット不一致検出回路 １７ 選択回路 １８ 窓発生回路
Claims (2)
- 【請求項１】 バーストデータの先頭に設置された同期
ビットを用いてバーストパケット毎に同期をとるバース
トフレーム位相同期回路において、 前記バーストデータの伝送において生じた伝送エラーを
監視しエラー情報を出力する伝送エラー監視回路と、 前記エラー情報を基に前記伝送エラーの統計を集計した
保護情報を出力する伝送エラー統計回路と、 前記伝送された当該時点のバーストデータと所定の同期
パターンとのビット列を比較し、不一致ビットの発生状
態に基づく比較情報を出力するフレーム同期パターン比
較回路と、 前記保護情報を基に前記比較情報の許容される不一致数
を選択する同期保護回路と、前記選択された許容される不一致数をフレーム毎にカウ
ントするフレームカウンタとを有し、 前記許容される不一致数から所定の保護条件に合致する
フレーム同期信号がフレーム毎に選択されて出力される
ことを特徴とするバーストフレーム位相同期回路。 - 【請求項２】 前記バーストフレーム位相同期回路は、
さらに、同期参照範囲を制限する窓を発生する窓発生回
路を有し、前記同期保護回路が同期検証を行う範囲に前
記窓により制限を加えることを特徴とする請求項１記載
のバーストフレーム位相同期回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126854A JP2861932B2 (ja) | 1996-05-22 | 1996-05-22 | バーストフレーム位相同期回路 |
| EP97108216A EP0809378A3 (en) | 1996-05-22 | 1997-05-21 | Burst frame phase synchronizing circuit and burst frame phase synchronizing method |
| US08/861,653 US5963605A (en) | 1996-05-22 | 1997-05-22 | Burst frame phase synchronizing circuit and burst frame phase synchronizing method utilizing a frame synchronizing signal satisfying a calculated protection condition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8126854A JP2861932B2 (ja) | 1996-05-22 | 1996-05-22 | バーストフレーム位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312638A JPH09312638A (ja) | 1997-12-02 |
| JP2861932B2 true JP2861932B2 (ja) | 1999-02-24 |
Family
ID=14945498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8126854A Expired - Lifetime JP2861932B2 (ja) | 1996-05-22 | 1996-05-22 | バーストフレーム位相同期回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5963605A (ja) |
| EP (1) | EP0809378A3 (ja) |
| JP (1) | JP2861932B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861932B2 (ja) * | 1996-05-22 | 1999-02-24 | 日本電気株式会社 | バーストフレーム位相同期回路 |
| US6272194B1 (en) * | 1997-06-04 | 2001-08-07 | Nec Corporation | Synchronous signal detecting circuit, method, and information storage medium |
| ATE382216T1 (de) * | 1998-06-19 | 2008-01-15 | Ericsson Telefon Ab L M | Rahmensynchronisierungsverfahren und - einrichtungen |
| JP2000101597A (ja) * | 1998-09-24 | 2000-04-07 | Nec Corp | ノード間フレーム位相同期方式及び方法 |
| US6298101B1 (en) * | 1998-12-29 | 2001-10-02 | Adaptec, Inc. | Method and apparatus for accurately aligning a series of detection windows with a synchronization pattern in a data storage device |
| JP3330555B2 (ja) * | 1999-01-28 | 2002-09-30 | 沖電気工業株式会社 | 同期回路 |
| JP4582932B2 (ja) * | 2001-02-26 | 2010-11-17 | Ｏｋｉセミコンダクタ株式会社 | 同期補正回路 |
| DE10156111A1 (de) * | 2001-11-16 | 2003-06-05 | Philips Intellectual Property | Empfangsschaltung zum Empfang von Nachrichtensignalen |
| JP3490078B2 (ja) * | 2002-05-10 | 2004-01-26 | 沖電気工業株式会社 | ベースバンド信号受信回路及びワード検出回路 |
| JP4984054B2 (ja) * | 2007-03-19 | 2012-07-25 | 日本電気株式会社 | フレーム同期装置およびフレーム同期方法 |
| JP2009181658A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 再生装置および再生装置における再生方法 |
| JP6095955B2 (ja) * | 2012-11-16 | 2017-03-15 | ルネサスエレクトロニクス株式会社 | 測定方法、測定装置及び測定プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4414676A (en) * | 1981-03-31 | 1983-11-08 | Motorola, Inc. | Signal synchronization system |
| US4675722A (en) * | 1982-12-02 | 1987-06-23 | Independent Broadcasting Authority | Apparatus for deriving synchronization signals for component television video signal reception |
| US4686673A (en) * | 1984-02-15 | 1987-08-11 | Toshinori Hotta | Synchronizing burst transmission phase control system |
| US5052026A (en) * | 1989-02-07 | 1991-09-24 | Harris Corporation | Bit synchronizer for short duration burst communications |
| JP2757690B2 (ja) * | 1992-06-19 | 1998-05-25 | 日本電気株式会社 | 符号一致検出方式 |
| NL9301156A (nl) * | 1993-07-01 | 1995-02-01 | Nederland Ptt | ATM Celdetector. |
| US5592518A (en) * | 1994-03-28 | 1997-01-07 | Hughes Electronics | Parallel frame synchronizer for detecting forward-ordered/reverse-ordered, inverted/non-inverted data |
| US5570370A (en) * | 1995-04-28 | 1996-10-29 | Industrial Technology Research Institute | Frame timing acquisition method and system for cordless TDMA systems |
| JP2861932B2 (ja) * | 1996-05-22 | 1999-02-24 | 日本電気株式会社 | バーストフレーム位相同期回路 |
-
1996
- 1996-05-22 JP JP8126854A patent/JP2861932B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-21 EP EP97108216A patent/EP0809378A3/en not_active Withdrawn
- 1997-05-22 US US08/861,653 patent/US5963605A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809378A2 (en) | 1997-11-26 |
| JPH09312638A (ja) | 1997-12-02 |
| US5963605A (en) | 1999-10-05 |
| EP0809378A3 (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (ja) | フレーム同期回路 | |
| JP2578334B2 (ja) | デイジタル伝送方式 | |
| US4316284A (en) | Frame resynchronization circuit for digital receiver | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| JPH0771060B2 (ja) | フレーム同期保護回路 | |
| US5619532A (en) | Digital communication system | |
| JP2798646B2 (ja) | 同期信号検出回路 | |
| JP4183535B2 (ja) | フレーム信号の速度変換処理を行なう光信号伝送装置 | |
| US5430746A (en) | Method of and circuitry for detecting synchronism failure of two word sequences | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| JP3449231B2 (ja) | シリアルデータ監視装置 | |
| JP2785755B2 (ja) | ヒットレス切替装置 | |
| JP3565206B2 (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
| JP3153975B2 (ja) | フレーム同期回路 | |
| JP3548942B2 (ja) | フレーム同期回路 | |
| JPS6340509B2 (ja) | ||
| JP4441648B2 (ja) | フレーム同期回路 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JPH09172425A (ja) | データエラー監視装置 | |
| JPH0522279A (ja) | フレーム検出保護回路 | |
| JP2003018136A (ja) | 伝送装置 | |
| JP2000269908A (ja) | パス監視方法およびパス監視回路 | |
| JP2002051035A (ja) | バースト受信方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981110 |