JPH05114898A - デイジタル伝送システムのフレーム同期回路 - Google Patents
デイジタル伝送システムのフレーム同期回路Info
- Publication number
- JPH05114898A JPH05114898A JP3302438A JP30243891A JPH05114898A JP H05114898 A JPH05114898 A JP H05114898A JP 3302438 A JP3302438 A JP 3302438A JP 30243891 A JP30243891 A JP 30243891A JP H05114898 A JPH05114898 A JP H05114898A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- frame
- bits
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】前方保護時と後方保護時でフレーム同期ビット
の検出範囲を変化させることにより、フレーム同期を外
れにくくし、引き込みにくくなるのを防ぐ。 【構成】データ列１1 ，１2 ，１3 ……，１n を入力し
保護回路３０からの制御信号に応じてフレーム同期の確
立状態毎に設定された範囲のフレーム同期ビットを検出
し、検出結果２1 ，２2 ，２3……，２nを判定回路２０
へ出力する検出回路部１０と、フレーム同期カウンタ４
０から出力されるタイミングパルスが入力される度に検
出結果を判定し判定結果を出力する判定回路２０と、判
定結果に基づいて同期保護を行ないフレーム同期確立状
態に応じて制御信号を出力する保護回路３０とを備えて
いる。
の検出範囲を変化させることにより、フレーム同期を外
れにくくし、引き込みにくくなるのを防ぐ。 【構成】データ列１1 ，１2 ，１3 ……，１n を入力し
保護回路３０からの制御信号に応じてフレーム同期の確
立状態毎に設定された範囲のフレーム同期ビットを検出
し、検出結果２1 ，２2 ，２3……，２nを判定回路２０
へ出力する検出回路部１０と、フレーム同期カウンタ４
０から出力されるタイミングパルスが入力される度に検
出結果を判定し判定結果を出力する判定回路２０と、判
定結果に基づいて同期保護を行ないフレーム同期確立状
態に応じて制御信号を出力する保護回路３０とを備えて
いる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送システ
ムのフレーム同期回路に関し、特に１フレームに所定ビ
ット周期で所定ビットのフレーム同期ビットを有する複
数本のデータ列を伝送するディジタル伝送システムのフ
レーム同期回路に関する。
ムのフレーム同期回路に関し、特に１フレームに所定ビ
ット周期で所定ビットのフレーム同期ビットを有する複
数本のデータ列を伝送するディジタル伝送システムのフ
レーム同期回路に関する。
【０００２】
【従来の技術】従来、この種のディジタル伝送システム
のフレーム同期回路では、送信側でｎ（ｎ：自然数）本
のデータ列に対し１データ列当たり１フレーム中にＭ
（Ｍ：２以上の自然数）ビット周期で挿入されたＬ（１
≦Ｌ＜Ｍ）ビットのフレーム同期ビットについて、１フ
レーム周期当たりｎ×Ｌビットすべてのフレーム同期ビ
ットを用いて検出を行ない、複数フレームに亘って同一
フレームタイミングでフレーム同期ビットすべてが正し
く検出された場合にフレーム同期確立と判定し、また、
１フレーム周期中のフレーム同期ビットが１ビットでも
正しく検出されないフレームが複数フレームに亘った場
合にフレーム同期外れと判定する同期保護が行なわれ、
このようにしてフレーム同期の確立、外れの判定がなさ
れていた。
のフレーム同期回路では、送信側でｎ（ｎ：自然数）本
のデータ列に対し１データ列当たり１フレーム中にＭ
（Ｍ：２以上の自然数）ビット周期で挿入されたＬ（１
≦Ｌ＜Ｍ）ビットのフレーム同期ビットについて、１フ
レーム周期当たりｎ×Ｌビットすべてのフレーム同期ビ
ットを用いて検出を行ない、複数フレームに亘って同一
フレームタイミングでフレーム同期ビットすべてが正し
く検出された場合にフレーム同期確立と判定し、また、
１フレーム周期中のフレーム同期ビットが１ビットでも
正しく検出されないフレームが複数フレームに亘った場
合にフレーム同期外れと判定する同期保護が行なわれ、
このようにしてフレーム同期の確立、外れの判定がなさ
れていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフレーム同期回路にあっては、１フレーム周期
当たりｎ×Ｌビットすべてのフレーム同期ビットを用い
て検出が行なわれていたことから、検出するフレーム同
期ビットのビット数が多く、伝送路の劣化等でデータ列
に誤りを生じた場合にフレーム同期ビットに誤りが生じ
易く、フレーム同期ビットが正しく検出されない確率が
高くなり、このため、フレーム同期外れとなる確率が増
加するという不都合があった。この一方、検出するフレ
ーム同期ビット数を少なくすると、データ列中にフレー
ム同期ビットと同一のパターンを有するビットが生じる
確率が増加してミスハンチングを招き易く、フレーム同
期確立の際フレーム同期の引き込み時間が増加するとい
う不都合があった。
た従来のフレーム同期回路にあっては、１フレーム周期
当たりｎ×Ｌビットすべてのフレーム同期ビットを用い
て検出が行なわれていたことから、検出するフレーム同
期ビットのビット数が多く、伝送路の劣化等でデータ列
に誤りを生じた場合にフレーム同期ビットに誤りが生じ
易く、フレーム同期ビットが正しく検出されない確率が
高くなり、このため、フレーム同期外れとなる確率が増
加するという不都合があった。この一方、検出するフレ
ーム同期ビット数を少なくすると、データ列中にフレー
ム同期ビットと同一のパターンを有するビットが生じる
確率が増加してミスハンチングを招き易く、フレーム同
期確立の際フレーム同期の引き込み時間が増加するとい
う不都合があった。
【０００４】
【発明の目的】本発明の目的は、かかる従来技術の有す
る不都合を改善し、伝送路の劣化等でデータ列に誤りが
生じた場合にフレーム同期を外れにくくし得るととも
に、ミスハンチングの確率を低くしてフレーム同期の引
き込み時間が長くなることをも防止し得るディジタル伝
送システムのフレーム同期回路を提供することにある。
る不都合を改善し、伝送路の劣化等でデータ列に誤りが
生じた場合にフレーム同期を外れにくくし得るととも
に、ミスハンチングの確率を低くしてフレーム同期の引
き込み時間が長くなることをも防止し得るディジタル伝
送システムのフレーム同期回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のフレーム同期回
路は、１データ列当たり１フレーム中に所定ビット周期
で所定ビットのフレーム同期ビットが挿入された複数本
のデータ列を入力しすべてのデータ列のフレーム同期ビ
ットを同時に検出しそれぞれのデータ列について検出結
果を出力する検出回路部と、フレーム同期ビットの周期
と同じ周期間隔で検出回路部の検出結果を判定する判定
回路と、当該判定回路の判定結果に基づいて同期保護を
行いフレーム同期確立・外れを決定する保護回路とを備
えている。そして、この保護回路がフレーム同期確立状
態に応じて制御信号を出力し、検出回路部がフレーム同
期引き込み後に検出する１フレーム当たりのフレーム同
期ビット数をフレーム同期引き込み過程において検出す
る１フレーム当たりのフレーム同期ビット数より減少せ
しめる検出ビット変更機能を有している。
路は、１データ列当たり１フレーム中に所定ビット周期
で所定ビットのフレーム同期ビットが挿入された複数本
のデータ列を入力しすべてのデータ列のフレーム同期ビ
ットを同時に検出しそれぞれのデータ列について検出結
果を出力する検出回路部と、フレーム同期ビットの周期
と同じ周期間隔で検出回路部の検出結果を判定する判定
回路と、当該判定回路の判定結果に基づいて同期保護を
行いフレーム同期確立・外れを決定する保護回路とを備
えている。そして、この保護回路がフレーム同期確立状
態に応じて制御信号を出力し、検出回路部がフレーム同
期引き込み後に検出する１フレーム当たりのフレーム同
期ビット数をフレーム同期引き込み過程において検出す
る１フレーム当たりのフレーム同期ビット数より減少せ
しめる検出ビット変更機能を有している。
【０００６】具体的には、例えば検出回路部に１データ
列当たり１フレーム中に所定ビット周期でＬビットのフ
レーム同期ビットが挿入されたｎ本のデータ列が入力さ
れ、検出回路部が、保護回路から出力される制御信号に
よりフレーム同期引き込み過程においては１フレーム当
たりｎ×Ｌビットのすべてのフレーム同期ビットを検出
し、フレーム同期引き込み後はｎ×Ｌビット中の任意の
Ｋビットのフレーム同期ビットを検出するような構成と
することができる。
列当たり１フレーム中に所定ビット周期でＬビットのフ
レーム同期ビットが挿入されたｎ本のデータ列が入力さ
れ、検出回路部が、保護回路から出力される制御信号に
よりフレーム同期引き込み過程においては１フレーム当
たりｎ×Ｌビットのすべてのフレーム同期ビットを検出
し、フレーム同期引き込み後はｎ×Ｌビット中の任意の
Ｋビットのフレーム同期ビットを検出するような構成と
することができる。
【０００７】
【実施例】以下、本発明の一実施例を図１ないし図２に
基づいて説明する。
基づいて説明する。
【０００８】図１には、本発明の一実施例の構成が示さ
れている。この図１に示す実施例は、１データ列当たり
１フレーム中にＭ（Ｍ：２以上の自然数）ビット周期で
Ｌ（１≦Ｌ＜Ｍ：自然数）ビットのフレーム同期ビット
が挿入されたｎ（ｎ：自然数）本のデータ列１1 ，１2
，１3 ……，１n （図２参照）を入力しすべてのデー
タ列のフレーム同期ビットを同時に検出しそれぞれのデ
ータ列について検出結果を出力する検出回路部１０と、
フレーム同期ビットの周期と同じＭビット周期間隔で検
出回路部１０の検出結果を判定する判定回路２０と、判
定回路２０の判定結果に基づいて同期保護を行いフレー
ム同期確立・外れを決定する保護回路３０とを備えてい
る。
れている。この図１に示す実施例は、１データ列当たり
１フレーム中にＭ（Ｍ：２以上の自然数）ビット周期で
Ｌ（１≦Ｌ＜Ｍ：自然数）ビットのフレーム同期ビット
が挿入されたｎ（ｎ：自然数）本のデータ列１1 ，１2
，１3 ……，１n （図２参照）を入力しすべてのデー
タ列のフレーム同期ビットを同時に検出しそれぞれのデ
ータ列について検出結果を出力する検出回路部１０と、
フレーム同期ビットの周期と同じＭビット周期間隔で検
出回路部１０の検出結果を判定する判定回路２０と、判
定回路２０の判定結果に基づいて同期保護を行いフレー
ム同期確立・外れを決定する保護回路３０とを備えてい
る。
【０００９】そして、保護回路３０が、フレーム同期確
立状態に応じて制御信号を出力し、検出回路部１０がフ
レーム同期引き込み後に検出する１フレーム当たりのフ
レーム同期ビット数をフレーム同期引き込み過程におい
て検出する１フレーム当たりのフレーム同期ビット数よ
り減少せしめる検出ビット変更機能を有している。本実
施例では、検出回路部１０が、保護回路３０からの制御
信号によりフレーム同期引き込み過程においては１フレ
ーム当たりｎ×Ｌビットのすべてのフレーム同期ビット
を検出し、フレーム同期引き込み後はｎ×Ｌビット中の
任意のＫビット（１≦Ｋ＜（ｎ×Ｌ）：自然数）のフレ
ーム同期ビットを検出するように構成されている。
立状態に応じて制御信号を出力し、検出回路部１０がフ
レーム同期引き込み後に検出する１フレーム当たりのフ
レーム同期ビット数をフレーム同期引き込み過程におい
て検出する１フレーム当たりのフレーム同期ビット数よ
り減少せしめる検出ビット変更機能を有している。本実
施例では、検出回路部１０が、保護回路３０からの制御
信号によりフレーム同期引き込み過程においては１フレ
ーム当たりｎ×Ｌビットのすべてのフレーム同期ビット
を検出し、フレーム同期引き込み後はｎ×Ｌビット中の
任意のＫビット（１≦Ｋ＜（ｎ×Ｌ）：自然数）のフレ
ーム同期ビットを検出するように構成されている。
【００１０】検出回路部１０は、データ列１1 ，１2 ，
１3 ……，１n をそれぞれ入力しそのフレーム同期ビッ
トを検出してその検出結果２1 ，２2 ，２3 ……，２n
を出力するｎ個の検出回路１０1 ，１０2 ，１０3 …
…，１０n から構成されている。ここで、検出結果と
は、前述したようにフレーム同期引き込み過程において
は、１フレーム当たりｎ×Ｌビットのすべてのフレーム
同期ビットが、フレーム同期引き込み後においてはｎ×
Ｌビット中の任意のＫビットが検出できたか否かの結果
を意味する。
１3 ……，１n をそれぞれ入力しそのフレーム同期ビッ
トを検出してその検出結果２1 ，２2 ，２3 ……，２n
を出力するｎ個の検出回路１０1 ，１０2 ，１０3 …
…，１０n から構成されている。ここで、検出結果と
は、前述したようにフレーム同期引き込み過程において
は、１フレーム当たりｎ×Ｌビットのすべてのフレーム
同期ビットが、フレーム同期引き込み後においてはｎ×
Ｌビット中の任意のＫビットが検出できたか否かの結果
を意味する。
【００１１】判定回路２０には、Ｍビット周期でタイミ
ングパルス３を出力するフレーム同期カウンタ４０が併
設されている。そして、このフレーム同期カウンタ４０
から出力されるタイミングパルスが入力される度に、判
定回路２０では、検出結果２1 ，２2 ，２3 ……，２n
を判定し判定結果を出力するようになっている。ここで
判定結果とは、複数フレームに亘って同一フレームタイ
ミングで前述したビット数のフレーム同期ビットが正し
く検出された場合にフレーム同期確立と判定し、また、
１フレーム周期中のフレーム同期ビットが前述したビッ
ト数より少ないビット数しか検出されないフレームが複
数フレームに亘った場合にフレーム同期外れと判定する
ことを意味する。
ングパルス３を出力するフレーム同期カウンタ４０が併
設されている。そして、このフレーム同期カウンタ４０
から出力されるタイミングパルスが入力される度に、判
定回路２０では、検出結果２1 ，２2 ，２3 ……，２n
を判定し判定結果を出力するようになっている。ここで
判定結果とは、複数フレームに亘って同一フレームタイ
ミングで前述したビット数のフレーム同期ビットが正し
く検出された場合にフレーム同期確立と判定し、また、
１フレーム周期中のフレーム同期ビットが前述したビッ
ト数より少ないビット数しか検出されないフレームが複
数フレームに亘った場合にフレーム同期外れと判定する
ことを意味する。
【００１２】保護回路３０は、Ｍビット周期で判定され
る判定結果に基づき同期保護を行いフレーム同期の確
立、外れを決定し、フレーム同期の確立状態を示す制御
信号を検出回路部１０を構成する検出回路１０1 ，１０
2 ，１０3 ……，１０n へ出力するようになっている。
る判定結果に基づき同期保護を行いフレーム同期の確
立、外れを決定し、フレーム同期の確立状態を示す制御
信号を検出回路部１０を構成する検出回路１０1 ，１０
2 ，１０3 ……，１０n へ出力するようになっている。
【００１３】図２には、データ列のタイミングチャート
が示されている。この図において、Ｆは１データ列当た
り１フレーム中にＭビット周期でＬビット挿入されたフ
レーム同期ビット、Ｄは情報ビットである。故に、図２
における１フレーム周期中のフレーム同期ビット数はｎ
×Ｌビット、情報ビットはｎ×（Ｍ−Ｌ）ビットとな
る。
が示されている。この図において、Ｆは１データ列当た
り１フレーム中にＭビット周期でＬビット挿入されたフ
レーム同期ビット、Ｄは情報ビットである。故に、図２
における１フレーム周期中のフレーム同期ビット数はｎ
×Ｌビット、情報ビットはｎ×（Ｍ−Ｌ）ビットとな
る。
【００１４】次に、上述のように構成された本実施例の
全体的動作について説明する。
全体的動作について説明する。
【００１５】まず、検出回路部１０には、データ列１1
，１2 ，１3 ……，１n 及び保護回路３０から出力さ
れる制御信号が入力され、この検出回路部１０では、フ
レーム同期引き込み過程（後方保護時）においては、１
フレーム当たりｎ×Ｌビットのフレーム同期ビットを検
出し、また、フレーム同期引き込み後（前方保護時）に
は、１フレーム当たりに検出するフレーム同期ビット数
をＫビットに減少させてフレーム同期ビットを検出し検
出結果２1 ，２2 ，２3 ……，２n を出力する。次に、
判定回路２０では、この検出結果２1 ，２2 ，２3 …
…，２n をフレーム同期カウンタ４０から出力されるタ
イミングパルスが入力される度ごとに判定し判定結果を
出力する。保護回路３０では、判定回路２０からＭビッ
ト周期で出力される判定結果に基づき同期保護を行ない
フレーム同期の確立，外れを判定し、フレーム同期の確
立状態を示す前述の制御信号を検出回路部１０へ出力す
る。
，１2 ，１3 ……，１n 及び保護回路３０から出力さ
れる制御信号が入力され、この検出回路部１０では、フ
レーム同期引き込み過程（後方保護時）においては、１
フレーム当たりｎ×Ｌビットのフレーム同期ビットを検
出し、また、フレーム同期引き込み後（前方保護時）に
は、１フレーム当たりに検出するフレーム同期ビット数
をＫビットに減少させてフレーム同期ビットを検出し検
出結果２1 ，２2 ，２3 ……，２n を出力する。次に、
判定回路２０では、この検出結果２1 ，２2 ，２3 …
…，２n をフレーム同期カウンタ４０から出力されるタ
イミングパルスが入力される度ごとに判定し判定結果を
出力する。保護回路３０では、判定回路２０からＭビッ
ト周期で出力される判定結果に基づき同期保護を行ない
フレーム同期の確立，外れを判定し、フレーム同期の確
立状態を示す前述の制御信号を検出回路部１０へ出力す
る。
【００１６】以上説明したように、本実施例によると、
検出回路部１０が前方保護時に検出する１フレーム中の
フレーム同期ビット数が保護回路からの制御信号によっ
てＫビットに減少させているため伝送路の劣化等でデー
タ列に誤りが生じた場合にも検出するフレーム同期ビッ
トに誤りが生じる確率がｎ×Ｌビットのすべてフレーム
同期ビットを検出した場合よりも小さくなり、検出回路
部１０においてフレーム同期ビットが正しく検出されな
い確率が減少するのでフレーム同期が外れにくくなる。
また、後方保護時にはフレーム周期当たりｎ×Ｌビット
のすべてのフレーム同期ビットを検出するため、１フレ
ーム当たりＫビットのフレーム同期ビットを検出した場
合と比較してミスハンチングの確立が減少するのでフレ
ーム同期の引き込み時間が長くなる事なくフレーム同期
を確立することができる。
検出回路部１０が前方保護時に検出する１フレーム中の
フレーム同期ビット数が保護回路からの制御信号によっ
てＫビットに減少させているため伝送路の劣化等でデー
タ列に誤りが生じた場合にも検出するフレーム同期ビッ
トに誤りが生じる確率がｎ×Ｌビットのすべてフレーム
同期ビットを検出した場合よりも小さくなり、検出回路
部１０においてフレーム同期ビットが正しく検出されな
い確率が減少するのでフレーム同期が外れにくくなる。
また、後方保護時にはフレーム周期当たりｎ×Ｌビット
のすべてのフレーム同期ビットを検出するため、１フレ
ーム当たりＫビットのフレーム同期ビットを検出した場
合と比較してミスハンチングの確立が減少するのでフレ
ーム同期の引き込み時間が長くなる事なくフレーム同期
を確立することができる。
【００１７】
【発明の効果】以上説明したように本発明によれば、保
護回路からフレーム同期の確立状態に応じて出力される
制御信号により、検出回路部がフレーム同期引き込み後
に（フレーム同期前方保護時）に検出する１フレーム当
たりのフレーム同期ビット数がフレーム同期引き込み過
程（フレーム同期後方保護時）において検出する１フレ
ーム当たりのフレーム同期ビット数より減少せしめられ
ることから、伝送路の劣化等でデータ列に誤りが生じた
場合にも検出するフレーム同期ビットに誤りが生じる確
率が低くなってフレーム同期を外れにくくすることがで
き、後方保護時には大きなビット数のフレーム同期ビッ
ト，例えば全ビットを検出するようにすることができる
ので、ミスハンチングの確率を低くしてフレーム同期の
引き込み時間が長くなることを防止することができると
いう従来にない優れたディジタル伝送システムのフレー
ム同期回路を提供することができる。
護回路からフレーム同期の確立状態に応じて出力される
制御信号により、検出回路部がフレーム同期引き込み後
に（フレーム同期前方保護時）に検出する１フレーム当
たりのフレーム同期ビット数がフレーム同期引き込み過
程（フレーム同期後方保護時）において検出する１フレ
ーム当たりのフレーム同期ビット数より減少せしめられ
ることから、伝送路の劣化等でデータ列に誤りが生じた
場合にも検出するフレーム同期ビットに誤りが生じる確
率が低くなってフレーム同期を外れにくくすることがで
き、後方保護時には大きなビット数のフレーム同期ビッ
ト，例えば全ビットを検出するようにすることができる
ので、ミスハンチングの確率を低くしてフレーム同期の
引き込み時間が長くなることを防止することができると
いう従来にない優れたディジタル伝送システムのフレー
ム同期回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の検出回路部に入力されるデータ列のタイ
ミングチャートである。
ミングチャートである。
１1 ，１2 ，１3 ……，１n データ列 １０ 検出回路部 ２０ 判定回路 ３０ 保護回路
Claims (2)
- 【請求項１】 １データ列当たり１フレーム中に所定ビ
ット周期で所定ビットのフレーム同期ビットが挿入され
た複数本のデータ列を入力しすべてのデータ列のフレー
ム同期ビットを同時に検出しそれぞれのデータ列につい
て検出結果を出力する検出回路部と、前記フレーム同期
ビットの周期と同じ周期間隔で前記検出回路部の検出結
果を判定する判定回路と、当該判定回路の判定結果に基
づいて同期保護を行いフレーム同期確立・外れを決定す
る保護回路とを備え、この保護回路がフレーム同期確立
状態に応じて制御信号を出力し、前記検出回路部がフレ
ーム同期引き込み後に検出する１フレーム当たりのフレ
ーム同期ビット数をフレーム同期引き込み過程において
検出する１フレーム当たりのフレーム同期ビット数より
減少せしめる検出ビット変更機能を有していることを特
徴としたディジタル伝送システムのフレーム同期回路。 - 【請求項２】前記検出回路部に１データ列当たり１フレ
ーム中に所定ビット周期でＬビットのフレーム同期ビッ
トが挿入されたｎ本のデータ列が入力され、前記検出回
路部が、前記保護回路から出力される制御信号によりフ
レーム同期引き込み過程においては１フレーム当たりｎ
×Ｌビットのすべてのフレーム同期ビットを検出し、フ
レーム同期引き込み後はｎ×Ｌビット中の任意のＫビッ
トのフレーム同期ビットを検出するように構成されてい
ることを特徴としたディジタル伝送システムのフレーム
同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302438A JP2697421B2 (ja) | 1991-10-22 | 1991-10-22 | ディジタル伝送システムのフレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302438A JP2697421B2 (ja) | 1991-10-22 | 1991-10-22 | ディジタル伝送システムのフレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114898A true JPH05114898A (ja) | 1993-05-07 |
| JP2697421B2 JP2697421B2 (ja) | 1998-01-14 |
Family
ID=17908936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302438A Expired - Lifetime JP2697421B2 (ja) | 1991-10-22 | 1991-10-22 | ディジタル伝送システムのフレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697421B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3841590A1 (de) * | 1987-12-10 | 1989-06-22 | Nippon Kokan Kk | Verfahren zur raffination von eisenion-haltiger saurer loesung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63116537A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | 同期保護回路 |
| JPH0286247U (ja) * | 1988-12-21 | 1990-07-09 | ||
| JPH0315717A (ja) * | 1989-02-15 | 1991-01-24 | Matsushita Electric Ind Co Ltd | 位置検出器 |
| JPH04243336A (ja) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | フレーム同期検出方式 |
-
1991
- 1991-10-22 JP JP3302438A patent/JP2697421B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63116537A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | 同期保護回路 |
| JPH0286247U (ja) * | 1988-12-21 | 1990-07-09 | ||
| JPH0315717A (ja) * | 1989-02-15 | 1991-01-24 | Matsushita Electric Ind Co Ltd | 位置検出器 |
| JPH04243336A (ja) * | 1991-01-17 | 1992-08-31 | Mitsubishi Electric Corp | フレーム同期検出方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3841590A1 (de) * | 1987-12-10 | 1989-06-22 | Nippon Kokan Kk | Verfahren zur raffination von eisenion-haltiger saurer loesung |
| US4889697A (en) * | 1987-12-10 | 1989-12-26 | Nkk Corporation | Method of refining ferrous ion-containing acid solution |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697421B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (ja) | フレーム同期回路 | |
| JPS6226103B2 (ja) | ||
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 | |
| JPH0634298B2 (ja) | アドレス回路 | |
| JP3697809B2 (ja) | 信号検出回路 | |
| US6307904B1 (en) | Clock recovery circuit | |
| JPH06225273A (ja) | 誤り訂正装置 | |
| JPH03235441A (ja) | セル同期回路 | |
| JP3565206B2 (ja) | 伝送データフレーム同期回路及び伝送データフレーム同期方法 | |
| JP2715953B2 (ja) | 同期回路 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH05219044A (ja) | フレーム同期回路 | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JP2982348B2 (ja) | 同期信号抽出回路 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH0630479B2 (ja) | フレ−ム同期方式 | |
| JPH04348631A (ja) | 同期検出保護装置 | |
| JPH06152582A (ja) | 同期保護回路 | |
| JPH0537515A (ja) | 同期回路 | |
| JPH1041930A (ja) | 同期信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 15 |