JP2591850B2 - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JP2591850B2 JP2591850B2 JP2192949A JP19294990A JP2591850B2 JP 2591850 B2 JP2591850 B2 JP 2591850B2 JP 2192949 A JP2192949 A JP 2192949A JP 19294990 A JP19294990 A JP 19294990A JP 2591850 B2 JP2591850 B2 JP 2591850B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame
- output
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフレーム構成をもつシリアル信号中のフレー
ム符号に同期するフレーム同期回路に係り、特に、同期
引込み時間を短縮するために複数フレーム区間について
同時にフレームパルスを検出するフレーム同期回路に関
するものである。
ム符号に同期するフレーム同期回路に係り、特に、同期
引込み時間を短縮するために複数フレーム区間について
同時にフレームパルスを検出するフレーム同期回路に関
するものである。
フレーム構成された信号例を第２図に示す。
この第２図において、F,はフレーム符号であり、D1
〜Dnはデータ信号である。このフレーム符号F,は、例
えば「１」，「０」の繰り返しパターンである。そし
て、受信側ではこのフレーム符号の位置を特定し同期さ
せることによりデータ信号とフレーム符号を分離化す
る。
〜Dnはデータ信号である。このフレーム符号F,は、例
えば「１」，「０」の繰り返しパターンである。そし
て、受信側ではこのフレーム符号の位置を特定し同期さ
せることによりデータ信号とフレーム符号を分離化す
る。
従来のフレーム同期回路の一例を第３図に示し説明す
る。
る。
この第３図において、11,12は縦続接続されたメモリ
回路、13はこのメモリ回路11の出力と受信信号であるメ
モリ回路の入力信号ａを入力とする排他的論理和回路、
14はメモリ回路11の出力とメモリ回路12の出力を入力と
する排他的論理和回路、15はこの排他的論理和回路14の
出力と排他的論理和回路13の出力を入力とする論理積回
路、16はフレーム同期カウンタ回路、17はこのフレーム
同期カウンタ回路16からのフレームパルス検索パルスｃ
と論理積回路15よりのフレームパルス比較出力信号ｂを
入力とする論理積回路、18はこの論理積回路15からのフ
レームパルス検出信号ｄを計数するカウンタ、19は論理
積回路15からのフレームパルス比較出力信号ｂを入力と
する否定回路、20はこの否定回路19の出力とフレーム同
期カウンタ回路16からのフレームパルス検索パルスｃを
入力とする論理積回路、21はフレームエラー検出回路ｅ
を計数するカウンタ、22はフレームエラー検出信号ｅと
カウンタ21の出力を入力とする論理積回路で、この論理
積回路22の出力はカウンタ18に導入されるように構成さ
れている。23はカウンタ18の出力によつてセツトされ，
カウンタ21の出力によつてリセツトされるR/Sフリツプ
フロツプ回路で、このR/Sフリツプフロツプ回路23の出
力はフレーム同期カウンタ回路16に導入されると共に同
期／非同期状態を示す監視出力信号ｆを外部に送出する
ように構成されている。
回路、13はこのメモリ回路11の出力と受信信号であるメ
モリ回路の入力信号ａを入力とする排他的論理和回路、
14はメモリ回路11の出力とメモリ回路12の出力を入力と
する排他的論理和回路、15はこの排他的論理和回路14の
出力と排他的論理和回路13の出力を入力とする論理積回
路、16はフレーム同期カウンタ回路、17はこのフレーム
同期カウンタ回路16からのフレームパルス検索パルスｃ
と論理積回路15よりのフレームパルス比較出力信号ｂを
入力とする論理積回路、18はこの論理積回路15からのフ
レームパルス検出信号ｄを計数するカウンタ、19は論理
積回路15からのフレームパルス比較出力信号ｂを入力と
する否定回路、20はこの否定回路19の出力とフレーム同
期カウンタ回路16からのフレームパルス検索パルスｃを
入力とする論理積回路、21はフレームエラー検出回路ｅ
を計数するカウンタ、22はフレームエラー検出信号ｅと
カウンタ21の出力を入力とする論理積回路で、この論理
積回路22の出力はカウンタ18に導入されるように構成さ
れている。23はカウンタ18の出力によつてセツトされ，
カウンタ21の出力によつてリセツトされるR/Sフリツプ
フロツプ回路で、このR/Sフリツプフロツプ回路23の出
力はフレーム同期カウンタ回路16に導入されると共に同
期／非同期状態を示す監視出力信号ｆを外部に送出する
ように構成されている。
そして、フレーム符号を見つけるためには１フレーム
間隔で「１」，「０」を繰り返す符号を監視し特定でき
るが、検索に時間を要する。
間隔で「１」，「０」を繰り返す符号を監視し特定でき
るが、検索に時間を要する。
したがつて、この第３図に示すように、１フレーム長
またはそれ以上のフレーム長のメモリ回路11,12により
信号を遅延させ、このメモリ回路11,12の各入出力を排
他的論理和回路12,13の比較回路で比較し、この比較回
路の出力信号からフレーム符号の位置を検索することに
より等化的に複数フレームに亘つて同時に検索し、短時
間で同期させるようになつていた。
またはそれ以上のフレーム長のメモリ回路11,12により
信号を遅延させ、このメモリ回路11,12の各入出力を排
他的論理和回路12,13の比較回路で比較し、この比較回
路の出力信号からフレーム符号の位置を検索することに
より等化的に複数フレームに亘つて同時に検索し、短時
間で同期させるようになつていた。
この従来のフレーム同期回路では、フレームパルスに
符号誤りが発生した場合に、その前，後のフレームパル
スとの比較結果が不一致となるため、連続してフレーム
パルスエラーとなり、フレーム誤りが拡大して計数され
るという課題があつた。
符号誤りが発生した場合に、その前，後のフレームパル
スとの比較結果が不一致となるため、連続してフレーム
パルスエラーとなり、フレーム誤りが拡大して計数され
るという課題があつた。
本発明のフレーム同期回路は、フレーム構成をもつシ
リアル信号中のフレーム符号に同期するフレーム同期回
路で、フレーム長と同じ符号長のメモリ回路と、このメ
モリ回路の入，出力符号を比較照合する回路を有するフ
レーム同期回路において、フレームカウンタ出力信号と
フレームパルス検索パルスとフレームエラー検出信号と
を出力するフレーム同期カウンタ回路と、フレームパル
ス検索パルスとフレームエラー検出信号とが入力され、
フレームの同期／非同期状態を示す監視出力信号を外部
およびフレーム同期カウンタ回路へ出力する同期状態監
視回路と、前記第１のメモリ回路の入力信号と前記フレ
ームカウンタ出力信号とを比較する第１の比較回路と、
前記第１のメモリ回路の入出力信号を比較する第２の比
較回路、前記第２のメモリ回路の入出力信号を比較する
第３の比較回路と、この第２および第３の比較回路から
の出力と前記監視出力信号とを入力とする論理回路と、
前記第１の比較回路の出力と前記論理回路の出力を入力
とし、フレームパルス比較出力信号を前記同期状態監視
回路へ出力する論理積回路を備えるものである。
リアル信号中のフレーム符号に同期するフレーム同期回
路で、フレーム長と同じ符号長のメモリ回路と、このメ
モリ回路の入，出力符号を比較照合する回路を有するフ
レーム同期回路において、フレームカウンタ出力信号と
フレームパルス検索パルスとフレームエラー検出信号と
を出力するフレーム同期カウンタ回路と、フレームパル
ス検索パルスとフレームエラー検出信号とが入力され、
フレームの同期／非同期状態を示す監視出力信号を外部
およびフレーム同期カウンタ回路へ出力する同期状態監
視回路と、前記第１のメモリ回路の入力信号と前記フレ
ームカウンタ出力信号とを比較する第１の比較回路と、
前記第１のメモリ回路の入出力信号を比較する第２の比
較回路、前記第２のメモリ回路の入出力信号を比較する
第３の比較回路と、この第２および第３の比較回路から
の出力と前記監視出力信号とを入力とする論理回路と、
前記第１の比較回路の出力と前記論理回路の出力を入力
とし、フレームパルス比較出力信号を前記同期状態監視
回路へ出力する論理積回路を備えるものである。
本発明においては、同期状態でフレームパルス監視時
にメモリ入出力比較回路の出力を論理和回路で無効と
し、受信信号比較回路の出力のみを監視する。
にメモリ入出力比較回路の出力を論理和回路で無効と
し、受信信号比較回路の出力のみを監視する。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明によるフレーム同期回路の一実施例を
示す回路ブロツク図である。
示す回路ブロツク図である。
この第１図において、1,2はフレーム長と同じ符号長
のメモリ回路、３はフレーム同期カウンタ回路、４は受
信信号であるメモリ回路の入力信号ａとフレーム同期カ
ウンタ回路３からのフレームカウンタ出力信号ｅを入力
とする排他的論理和回路で、この排他的論理和回路４は
メモリ回路１の入力信号とフレーム同期カウンタ回路３
の出力を比較する比較回路を構成している５はメモリ回
路１の出力と受信信号であるメモリ回路の入力信号ａを
入力とする排他的論理和回路、６はメモリ回路1,2の各
出力を入力とする排他的論理和回路で、これらはメモリ
回路1,2の各入出力信号を比較する比較回路を構成して
いる。７はこの比較回路である排他的論理和回路5,6の
各出力を入力とする論理積回路、８はこの論理積回路７
の出力である排他的論理和回路5,6からなる比較飽回路
からの出力と同期状態監視回路の出力を入力とする論理
回路である論理和回路、９は排他的論理和回路４からな
る比較回路のフレームパルス比較出力信号ｃと論理和回
路８からなる論理回路の出力のフレームパルス比較出力
信号ｂを入力とする論理積回路である。
のメモリ回路、３はフレーム同期カウンタ回路、４は受
信信号であるメモリ回路の入力信号ａとフレーム同期カ
ウンタ回路３からのフレームカウンタ出力信号ｅを入力
とする排他的論理和回路で、この排他的論理和回路４は
メモリ回路１の入力信号とフレーム同期カウンタ回路３
の出力を比較する比較回路を構成している５はメモリ回
路１の出力と受信信号であるメモリ回路の入力信号ａを
入力とする排他的論理和回路、６はメモリ回路1,2の各
出力を入力とする排他的論理和回路で、これらはメモリ
回路1,2の各入出力信号を比較する比較回路を構成して
いる。７はこの比較回路である排他的論理和回路5,6の
各出力を入力とする論理積回路、８はこの論理積回路７
の出力である排他的論理和回路5,6からなる比較飽回路
からの出力と同期状態監視回路の出力を入力とする論理
回路である論理和回路、９は排他的論理和回路４からな
る比較回路のフレームパルス比較出力信号ｃと論理和回
路８からなる論理回路の出力のフレームパルス比較出力
信号ｂを入力とする論理積回路である。
10は論理積回路９からのフレームパルス比較出力信号
ｄとフレーム同期カウンタ回路３よりのフレームパルス
検索パルスｈを入力とする論理積回路、11は論理積回路
９からのフレームパルス比較出力信号ｄを入力とする否
定回路、12は論理積回路10のフレームパルス検出信号ｆ
を計数するカウンタ、13はフレーム同期カウンタ回路３
からのフレームパルス検索パルスｈと否定回路11の出力
を入力とする論理積回路、14はこの論理積回路13の出力
とフレーム同期カウンタ回路３の出力であるフレームエ
ラー検出信号ｇを計数するカウンタ、15はこのカウンタ
14の出力とフレームエラー検出信号ｇを入力とする論理
積回路、16はカウンタ12の出力によつてセツトされ、カ
ウンタ14の出力によつてリセツトされるR/Sフリツプフ
ロツプ回路で、これらは同期状態監視回路17を構成して
いる。
ｄとフレーム同期カウンタ回路３よりのフレームパルス
検索パルスｈを入力とする論理積回路、11は論理積回路
９からのフレームパルス比較出力信号ｄを入力とする否
定回路、12は論理積回路10のフレームパルス検出信号ｆ
を計数するカウンタ、13はフレーム同期カウンタ回路３
からのフレームパルス検索パルスｈと否定回路11の出力
を入力とする論理積回路、14はこの論理積回路13の出力
とフレーム同期カウンタ回路３の出力であるフレームエ
ラー検出信号ｇを計数するカウンタ、15はこのカウンタ
14の出力とフレームエラー検出信号ｇを入力とする論理
積回路、16はカウンタ12の出力によつてセツトされ、カ
ウンタ14の出力によつてリセツトされるR/Sフリツプフ
ロツプ回路で、これらは同期状態監視回路17を構成して
いる。
そして、R/Sフリツプフロツプ回路16の出力はフレー
ム同期カウンタ回路３に導入され、また、同期状態監視
回路17の出力は論理和回路８に導かれると共にフレーム
同期／非同期状態を示す監視出力信号ｉとして外部に送
出されるように構成されている。
ム同期カウンタ回路３に導入され、また、同期状態監視
回路17の出力は論理和回路８に導かれると共にフレーム
同期／非同期状態を示す監視出力信号ｉとして外部に送
出されるように構成されている。
つぎにこの第１図に示す実施例の動作を説明する。
まず、フレームパルス検索時、フレーム同期／非同期
状態を示す監視出力信号ｉは「０」レベルとなり、フレ
ーム同期カウンタ回路３は１ビツトシフトし、排他的論
理和回路4,5,6の出力がすべて一致するビツトを検索す
る。検索されたビツトから１フレーム後のビツト位置の
フレームパルス比較出力信号ｄをフレームパルス検索パ
ルスｈで監視する。そして、フレームパルス検出信号ｆ
でフレームパルスが検出された場合はさらに１フレーム
後のビツトを監視する。フレームエラー検出信号ｇでフ
レームエラーが検出された場合には、１ビツトシフトし
ながら次のフレームパルスと思われるビツトを検索す
る。
状態を示す監視出力信号ｉは「０」レベルとなり、フレ
ーム同期カウンタ回路３は１ビツトシフトし、排他的論
理和回路4,5,6の出力がすべて一致するビツトを検索す
る。検索されたビツトから１フレーム後のビツト位置の
フレームパルス比較出力信号ｄをフレームパルス検索パ
ルスｈで監視する。そして、フレームパルス検出信号ｆ
でフレームパルスが検出された場合はさらに１フレーム
後のビツトを監視する。フレームエラー検出信号ｇでフ
レームエラーが検出された場合には、１ビツトシフトし
ながら次のフレームパルスと思われるビツトを検索す
る。
つぎに、連続してフレームパルスが検出され、フレー
ムパルスが検出されたと見做されカウンタ12がフルカウ
ントした場合にはR/Sフリツプフロツプ回路16をセツト
し、フレーム同期／非同期状態を示す信号を「１」にし
同期状態に移行し、一定間隔でフレームパルス検索パル
スｈとフレームパルス比較出力信号ｄを比較し同期状態
を監視する。
ムパルスが検出されたと見做されカウンタ12がフルカウ
ントした場合にはR/Sフリツプフロツプ回路16をセツト
し、フレーム同期／非同期状態を示す信号を「１」にし
同期状態に移行し、一定間隔でフレームパルス検索パル
スｈとフレームパルス比較出力信号ｄを比較し同期状態
を監視する。
この場合、論理和回路８からのフレームパルス比較出
力信号ｂは「１」にホールドされ、フレームパルス比較
出力信号ｄはフレームパルス比較出力信号ｃと同じ信号
が現れる。
力信号ｂは「１」にホールドされ、フレームパルス比較
出力信号ｄはフレームパルス比較出力信号ｃと同じ信号
が現れる。
そして、フレームパルス比較出力信号ｃは受信信号で
あるメモリ回路１の入力信号ａとフレームカウンタ出力
信号ｅとの比較出力であり、このフレームカウンタ出力
信号ｅはフレーム毎に「１」，「０」が反転する信号で
あり、フレーム信号と同期しているとする。
あるメモリ回路１の入力信号ａとフレームカウンタ出力
信号ｅとの比較出力であり、このフレームカウンタ出力
信号ｅはフレーム毎に「１」，「０」が反転する信号で
あり、フレーム信号と同期しているとする。
したがつて、フレームパルス比較出力信号ｃには、受
信パルス符号が正しく受信された場合は「１」、正しく
ない場合には「０」になる。そして、フレームパルスが
エラーした場合には１回だけエラーパルスがカウントさ
れ、次のフレームパルスがエラーパルスとしてカウント
されない。
信パルス符号が正しく受信された場合は「１」、正しく
ない場合には「０」になる。そして、フレームパルスが
エラーした場合には１回だけエラーパルスがカウントさ
れ、次のフレームパルスがエラーパルスとしてカウント
されない。
以上説明したように本発明は、同期状態でフレームパ
ルス監視時にメモリ入出力比較回路の出力を論理和回路
で無効とし、受信信号比較回路の出力のみを監視するよ
うにしたので、フレームパルス符号がエラーした場合に
前後のフレームパルスがエラーパルスと見做され、拡大
されてカウントされることがなくなり、正しくフレーム
パルスエラーをカウントし、状態監視を行うことができ
る効果がある。
ルス監視時にメモリ入出力比較回路の出力を論理和回路
で無効とし、受信信号比較回路の出力のみを監視するよ
うにしたので、フレームパルス符号がエラーした場合に
前後のフレームパルスがエラーパルスと見做され、拡大
されてカウントされることがなくなり、正しくフレーム
パルスエラーをカウントし、状態監視を行うことができ
る効果がある。
第１図は本発明によるフレーム同期回路の一実施例を示
す回路ブロツク部、第２図はフレーム構成された信号例
を示す説明図、第３図は従来のフレーム同期回路の一例
を示す回路ブロツク図である。 1,2……メモリ回路、２……フレーム同期カウンタ回
路、４〜６……排他的論理和回路（比較回路）、８……
論理和回路（論理回路）、９……論理積回路、17……同
期状態監視回路。
す回路ブロツク部、第２図はフレーム構成された信号例
を示す説明図、第３図は従来のフレーム同期回路の一例
を示す回路ブロツク図である。 1,2……メモリ回路、２……フレーム同期カウンタ回
路、４〜６……排他的論理和回路（比較回路）、８……
論理和回路（論理回路）、９……論理積回路、17……同
期状態監視回路。
Claims (1)
- 【請求項１】フレーム構成をもつシリアル信号中のフレ
ーム符号に同期するフレーム同期回路で、フレーム長と
同じ符号長の第１および第２のメモリ回路と，このメモ
リ回路の入，出力符号を比較照合する回路を有するフレ
ーム同期回路において、 フレームカウンタ出力信号とフレームパルス検索パルス
とフレームエラー検出信号とを出力するフレーム同期カ
ウンタ回路と、 フレームパルス検索パルスとフレームエラー検出信号と
が入力され、フレームの同期／非同期状態を示す監視出
力信号を外部およびフレーム同期カウンタ回路へ出力す
る同期状態監視回路と、 前記第１のメモリ回路の入力信号と前記フレームカウン
タ出力信号とを比較する第１の比較回路と、 前記第１のメモリ回路の入出力信号を比較する第２の比
較回路と、 前記第２のメモリ回路の入出力信号を比較する第３の比
較回路と、 この第２および第３の比較回路からの出力と前記監視出
力信号とを入力とする論理回路と、 前記第１の比較回路の出力と前記論理回路の出力を入力
とし、フレームパルス比較出力信号を前記同期状態監視
回路へ出力する論理積回路を備えることを特徴とするフ
レーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192949A JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2192949A JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0479633A JPH0479633A (ja) | 1992-03-13 |
| JP2591850B2 true JP2591850B2 (ja) | 1997-03-19 |
Family
ID=16299698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2192949A Expired - Lifetime JP2591850B2 (ja) | 1990-07-23 | 1990-07-23 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591850B2 (ja) |
-
1990
- 1990-07-23 JP JP2192949A patent/JP2591850B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479633A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180966B2 (en) | Transition detection, validation and memorization circuit | |
| US4002845A (en) | Frame synchronizer | |
| US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| US4404675A (en) | Frame detection and synchronization system for high speed digital transmission systems | |
| CA1065417A (en) | Sampled signal detector | |
| US4214124A (en) | Method and device for extracting a synchronizing signal from an incoming PCM signal | |
| US4214270A (en) | Digital vertical sync signal separator | |
| US4234953A (en) | Error density detector | |
| US5003308A (en) | Serial data receiver with phase shift detection | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| US4203003A (en) | Frame search control for digital transmission system | |
| AU639731B2 (en) | A flywheel circuit | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JP2897404B2 (ja) | データ伝送装置及び方法 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| JP2990094B2 (ja) | フレーム同期回路 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| KR0135335B1 (ko) | 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 | |
| JPH05191384A (ja) | 誤り率検出回路 |