JP2655457B2 - フレーム同期保護回路 - Google Patents
フレーム同期保護回路Info
- Publication number
- JP2655457B2 JP2655457B2 JP3128757A JP12875791A JP2655457B2 JP 2655457 B2 JP2655457 B2 JP 2655457B2 JP 3128757 A JP3128757 A JP 3128757A JP 12875791 A JP12875791 A JP 12875791A JP 2655457 B2 JP2655457 B2 JP 2655457B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- synchronization
- counter
- coincidence
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、同期式データ伝送方式
に利用する。特に、受信側フレーム同期の保護回路に関
する。
に利用する。特に、受信側フレーム同期の保護回路に関
する。
【０００２】
【従来の技術】図３に従来のフレーム同期保護回路のブ
ロック構成図を示す。ここでは１ｍｓの周期で含まれる
１６ビットのフレーム同期パターンで構成されたフレー
ム同期を検出保護するフレーム同期保護回路について説
明する。
ロック構成図を示す。ここでは１ｍｓの周期で含まれる
１６ビットのフレーム同期パターンで構成されたフレー
ム同期を検出保護するフレーム同期保護回路について説
明する。
【０００３】従来のフレーム同期保護回路は、データＳ
ｉに１ｍｓの周期で含まれるフレーム同期パターンを検
出して検出パルスＰｄを送出する完全パターン同期検出
器１と、受信したフレーム同期と同じ１ｍｓの周期でフ
レーム同期を生成し、これに同期した同期パルスＰｓを
出力するフレームカウンタ６と、検出パルスＰｄと同期
パルスＰｓとを比較して一致パルスＫ１を出力する一致
検出器４と、一致パルスＫ１を計数する一致カウンタ７
と、データＳｉに含まれるフレーム同期を例えば１６ビ
ット中１２ビット以上一致すればフレーム同期とみなす
相関パターンで検出して検出パルスＰｅを送出する相関
パターン同期検出器２と、検出パルスＰｅを反転した検
出パルスＰｆを得る反転器３と、検出パルスＰｆと同期
パルスＰｓとを比較して不一致パルスＫ２を出力する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、フレームカウンタ６をリセットするために
設けられたフリップフロップ９およびアンドゲート１１
と、一致カウンタ７および不一致カウンタ８並びにフリ
ップフロップ９をリセットするために設けられたオアゲ
ート１０とを備えている。
ｉに１ｍｓの周期で含まれるフレーム同期パターンを検
出して検出パルスＰｄを送出する完全パターン同期検出
器１と、受信したフレーム同期と同じ１ｍｓの周期でフ
レーム同期を生成し、これに同期した同期パルスＰｓを
出力するフレームカウンタ６と、検出パルスＰｄと同期
パルスＰｓとを比較して一致パルスＫ１を出力する一致
検出器４と、一致パルスＫ１を計数する一致カウンタ７
と、データＳｉに含まれるフレーム同期を例えば１６ビ
ット中１２ビット以上一致すればフレーム同期とみなす
相関パターンで検出して検出パルスＰｅを送出する相関
パターン同期検出器２と、検出パルスＰｅを反転した検
出パルスＰｆを得る反転器３と、検出パルスＰｆと同期
パルスＰｓとを比較して不一致パルスＫ２を出力する不
一致検出器５と、不一致パルスＫ２を計数する不一致カ
ウンタ８と、フレームカウンタ６をリセットするために
設けられたフリップフロップ９およびアンドゲート１１
と、一致カウンタ７および不一致カウンタ８並びにフリ
ップフロップ９をリセットするために設けられたオアゲ
ート１０とを備えている。
【０００４】次に動作を説明する。一致カウンタ７は一
致パルスＫ１を３回まで計数すると、一致判定信号Ｃ１
を送出してオアゲート１０を介して一致カウンタ７、不
一致カウンタ８およびフリップフロップ９をリセットす
る。また、不一致カウンタ８は不一致パルスＫ２を８回
まで計数すると、不一致判定信号Ｃ２を送出してフリッ
プフロップ９をセットする。一致カウンタ７と不一致カ
ウンタ８とは互いに競合しており、不一致カウンタ８が
８回計数するまでに一致カウンタ７が先に３回計数した
場合には、不一致カウンタ８はリセットされて同期が保
護される。一方、不一致カウンタ８が先に８回計数した
場合には、同期保護はずれになってフリップフロップ９
がセットされる。次に同期の引き込みは、アンドゲート
１１を介した検出パルスＰｄでフレームカウンタ６をリ
セットすることにより行われる。以上の動作により単な
る伝送路のデータ誤りによって同期はずれが起こらない
ように同期を保護している。この同期保護回路は、同期
保護がはずれても擬似の同期検出信号が発生しない限り
同期信号は保持される。
致パルスＫ１を３回まで計数すると、一致判定信号Ｃ１
を送出してオアゲート１０を介して一致カウンタ７、不
一致カウンタ８およびフリップフロップ９をリセットす
る。また、不一致カウンタ８は不一致パルスＫ２を８回
まで計数すると、不一致判定信号Ｃ２を送出してフリッ
プフロップ９をセットする。一致カウンタ７と不一致カ
ウンタ８とは互いに競合しており、不一致カウンタ８が
８回計数するまでに一致カウンタ７が先に３回計数した
場合には、不一致カウンタ８はリセットされて同期が保
護される。一方、不一致カウンタ８が先に８回計数した
場合には、同期保護はずれになってフリップフロップ９
がセットされる。次に同期の引き込みは、アンドゲート
１１を介した検出パルスＰｄでフレームカウンタ６をリ
セットすることにより行われる。以上の動作により単な
る伝送路のデータ誤りによって同期はずれが起こらない
ように同期を保護している。この同期保護回路は、同期
保護がはずれても擬似の同期検出信号が発生しない限り
同期信号は保持される。
【０００５】次にフレーム同期位置が異なるＡ、Ｂの入
力データＳｉが瞬時に切り替わった場合のタイミング例
を図４に示す。いまＡの場合は、同期が保護されている
状態を示す。したがって、切替直後はＡの同期位置Ｐｓ
でＢのフレーム同期を検索して不一致カウンタ８の計数
値が８回に達すると、次の同期検出パルスＰｄでフレー
ムカウンタ６がリセットされ、Ｂのフレーム同期位置で
同期化される。
力データＳｉが瞬時に切り替わった場合のタイミング例
を図４に示す。いまＡの場合は、同期が保護されている
状態を示す。したがって、切替直後はＡの同期位置Ｐｓ
でＢのフレーム同期を検索して不一致カウンタ８の計数
値が８回に達すると、次の同期検出パルスＰｄでフレー
ムカウンタ６がリセットされ、Ｂのフレーム同期位置で
同期化される。
【０００６】
【発明が解決しようとする課題】このような従来のフレ
ーム同期保護回路では、入力データが瞬時に切り替わっ
た直後の同期検索位置で１ｍｓ周期ごとに相関パターン
が検出される場合に、不一致カウンタおよび一致カウン
タが計数されないので、入力データ切替後の新しい同期
に引き込めない欠点があった。
ーム同期保護回路では、入力データが瞬時に切り替わっ
た直後の同期検索位置で１ｍｓ周期ごとに相関パターン
が検出される場合に、不一致カウンタおよび一致カウン
タが計数されないので、入力データ切替後の新しい同期
に引き込めない欠点があった。
【０００７】本発明は、この状態でも新しい同期に引き
込めるフレーム同期保護回路を提供することを目的とす
る。
込めるフレーム同期保護回路を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、到来するデー
タに所定周期で含まれるフレーム同期パターンを完全一
致検出して第一検出パルスを生成する完全パターン同期
検出器と、上記フレーム同期パターンと同周期でフライ
ホイールする同期パルスを生成するフレームカウンタ
と、上記第一検出パルスと上記同期パルスとに基づき一
致パルスを生成する一致検出器と、この一致パルスを計
数する一致カウンタと、上記フレーム同期パターンを相
関一致検出して第二検出パルスを生成する相関パターン
同期検出器と、この第二検出パルスの反転パルスと上記
同期パルスとに基づき不一致パルスを生成する不一致検
出器と、この不一致パルスを計数する不一致カウンタ
と、この不一致パルスの所定個数が計数されるとセット
され、上記一致パルスの所定個数が計数されるとリセッ
トされるフリップフロップと、このフリップフロップの
出力する信号で上記第一検出パルスの通過を許可して上
記フレームカウンタをリセットするゲート回路とを備え
たフレーム同期保護回路において、上記フレームカウン
タの出力信号をカウントする定カウンタと、この定カウ
ンタがカウントした所定期間に上記一致パルスおよび上
記不一致パルスの有無を判断し、この２つのパルスの無
を検出したときに上記フリップフロップをセットする検
出有無判断回路とを備えたことを特徴とする。
タに所定周期で含まれるフレーム同期パターンを完全一
致検出して第一検出パルスを生成する完全パターン同期
検出器と、上記フレーム同期パターンと同周期でフライ
ホイールする同期パルスを生成するフレームカウンタ
と、上記第一検出パルスと上記同期パルスとに基づき一
致パルスを生成する一致検出器と、この一致パルスを計
数する一致カウンタと、上記フレーム同期パターンを相
関一致検出して第二検出パルスを生成する相関パターン
同期検出器と、この第二検出パルスの反転パルスと上記
同期パルスとに基づき不一致パルスを生成する不一致検
出器と、この不一致パルスを計数する不一致カウンタ
と、この不一致パルスの所定個数が計数されるとセット
され、上記一致パルスの所定個数が計数されるとリセッ
トされるフリップフロップと、このフリップフロップの
出力する信号で上記第一検出パルスの通過を許可して上
記フレームカウンタをリセットするゲート回路とを備え
たフレーム同期保護回路において、上記フレームカウン
タの出力信号をカウントする定カウンタと、この定カウ
ンタがカウントした所定期間に上記一致パルスおよび上
記不一致パルスの有無を判断し、この２つのパルスの無
を検出したときに上記フリップフロップをセットする検
出有無判断回路とを備えたことを特徴とする。
【０００９】
【作用】完全パターン同期検出器１によるフレーム同期
の一致パルスＫ1 と相関パターン同期検出器２によるフ
レーム同期の不一致パルスＫ2 を定カウンタ13から出力
される判定期間信号Ｃ3 の出力期間ごとに検出有無判断
器１４で検出し、一致パルスＫ1 および不一致パルスＫ
2 が全く無い場合には同期異常とみなし、オアゲート１
５を介して異常検出パルスによりフリップフロップ９を
セットし、アンドゲート１１を介して完全パターン同期
検出器１からの検出パルスＰd でフレームカウンタ６の
リセットを行い、入力データ切替後の新しい同期に引き
込む。
の一致パルスＫ1 と相関パターン同期検出器２によるフ
レーム同期の不一致パルスＫ2 を定カウンタ13から出力
される判定期間信号Ｃ3 の出力期間ごとに検出有無判断
器１４で検出し、一致パルスＫ1 および不一致パルスＫ
2 が全く無い場合には同期異常とみなし、オアゲート１
５を介して異常検出パルスによりフリップフロップ９を
セットし、アンドゲート１１を介して完全パターン同期
検出器１からの検出パルスＰd でフレームカウンタ６の
リセットを行い、入力データ切替後の新しい同期に引き
込む。
【００１０】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１はこの実施例の構成を示すブロック図であ
り、図３に示した従来のフレーム同期保護回路と同一部
分には同一番号を付してある。図３の異なるところは、
フレームカウンタ６の出力信号を一定期間カウントする
定カウンタ１３と、定カウンタ１３の計数期間にオアゲ
ート１２を介して同期の一致パルスＫ１および不一致パ
ルスＫ２の有無を判断する検出有無判断器１４と、オア
ゲート１５とが設けられたことである。
明する。図１はこの実施例の構成を示すブロック図であ
り、図３に示した従来のフレーム同期保護回路と同一部
分には同一番号を付してある。図３の異なるところは、
フレームカウンタ６の出力信号を一定期間カウントする
定カウンタ１３と、定カウンタ１３の計数期間にオアゲ
ート１２を介して同期の一致パルスＫ１および不一致パ
ルスＫ２の有無を判断する検出有無判断器１４と、オア
ゲート１５とが設けられたことである。
【００１１】すなわち、この実施例は、図１に示すよう
に、到来するデータＳi に所定周期で含まれるフレーム
同期パターンを完全一致検出して第一検出パルスを生成
する完全パターン同期検出器１と、上記フレーム同期パ
ターンと同周期でフライホイールする同期パルスＰs を
生成するフレームカウンタ６と、上記第一検出パルスと
上記同期パルスＰs とに基づき一致パルスを生成する一
致検出器４と、この一致パルスＫ1 を計数する一致カウ
ンタ７と、上記フレーム同期パターンを相関一致検出し
て第二検出パルスを生成する相関パターン同期検出器２
と、この第二検出パルスの反転パルスと上記同期パルス
とに基づき不一致パルスＫ2 を生成する不一致検出器５
と、この不一致パルスＫ2 を計数する不一致カウンタ８
と、この不一致パルスＫ2 の所定個数が計数されるとセ
ットされ、一致パルスＫ1 の所定個数が計数されるとリ
セットされるフリップフロップ９と、このフリップフロ
ップ９の出力する信号で上記第一検出パルスの通過を許
可してフレームカウンタ６をリセットするゲート回路で
あるアンドゲート１１とを備え、さらに、本発明の特徴
とする手段として、フレームカウンタ６の出力信号をカ
ウントする定カウンタ１３と、この定カウンタ１３がカ
ウントした所定期間に上記一致パルスＫ1 および上記不
一致パルスＫ2 の有無を判断し、この２つのパルスの無
を検出したときにフリップフロップ９をセットする検出
有無判断器１４とを備える。次に、この実施例の動作を
説明する。定カウンタ１３は、フレームカウンタ６で生
成した同期パルスＰｓをカウントして任意の判定期間信
号Ｃ３を出力する。判定期間信号Ｃ３は、任意に設定で
きるが、短いと同期はずれの誤動作を起こし、長いと同
期異常に対する応答が遅くなる。ここでは、判定期間信
号Ｃ３を一致カウンタ７の計数値ｍと不一致カウンタ８
の計数値ｎの最大値を加算した値１１ｍｓとした。検出
有無判断器１４は、オアゲート１２を介して得た同期の
一致パルスＫ１および不一致パルスＫ２の有無を判定期
間信号Ｃ３の出力期間ごとに検出する。１１ｍｓの判定
期間に一致パルスＫ１および不一致パルスＫ２が全く無
い場合には同期異常とみなし、オアゲート１５を介した
異常検出パルスＣ４によりフリップフロップ９がセット
される。次に同期の引き込みは、アンドゲート１１を介
した完全パターン同期検出器１からの検出パルスＰｄで
フレームカウンタ６をリセットすることにより行われ
る。フレーム同期位置が異なるＡ、Ｂの入力データＳｉ
を切り替えた直後の同期検索位置で、１ｍｓごとに相関
パターンが検出される場合のタイミング例を図２に示
す。いまＡの場合は同期が保護されている状態を示し、
フレームカウンタ６からの同期パルスＰｓの位置で一致
パルスＫ１が出力される。切替直後の同期パルス位置Ｐ
ｓに相関パターンのデータがある場合には一致パルスＫ
１および不一致パルスＫ２が出力されないので、Ａの同
期状態を継続することになる。本実施例は、定カウンタ
１３から出力する判定期間信号Ｃ３の期間に一致パルス
Ｋ１および不一致パルスＫ２の有無を判定し、１１ｍｓ
後に強制的に同期はずれを行って、Ｂのフレーム同期位
置に同期化を行うものである。
に、到来するデータＳi に所定周期で含まれるフレーム
同期パターンを完全一致検出して第一検出パルスを生成
する完全パターン同期検出器１と、上記フレーム同期パ
ターンと同周期でフライホイールする同期パルスＰs を
生成するフレームカウンタ６と、上記第一検出パルスと
上記同期パルスＰs とに基づき一致パルスを生成する一
致検出器４と、この一致パルスＫ1 を計数する一致カウ
ンタ７と、上記フレーム同期パターンを相関一致検出し
て第二検出パルスを生成する相関パターン同期検出器２
と、この第二検出パルスの反転パルスと上記同期パルス
とに基づき不一致パルスＫ2 を生成する不一致検出器５
と、この不一致パルスＫ2 を計数する不一致カウンタ８
と、この不一致パルスＫ2 の所定個数が計数されるとセ
ットされ、一致パルスＫ1 の所定個数が計数されるとリ
セットされるフリップフロップ９と、このフリップフロ
ップ９の出力する信号で上記第一検出パルスの通過を許
可してフレームカウンタ６をリセットするゲート回路で
あるアンドゲート１１とを備え、さらに、本発明の特徴
とする手段として、フレームカウンタ６の出力信号をカ
ウントする定カウンタ１３と、この定カウンタ１３がカ
ウントした所定期間に上記一致パルスＫ1 および上記不
一致パルスＫ2 の有無を判断し、この２つのパルスの無
を検出したときにフリップフロップ９をセットする検出
有無判断器１４とを備える。次に、この実施例の動作を
説明する。定カウンタ１３は、フレームカウンタ６で生
成した同期パルスＰｓをカウントして任意の判定期間信
号Ｃ３を出力する。判定期間信号Ｃ３は、任意に設定で
きるが、短いと同期はずれの誤動作を起こし、長いと同
期異常に対する応答が遅くなる。ここでは、判定期間信
号Ｃ３を一致カウンタ７の計数値ｍと不一致カウンタ８
の計数値ｎの最大値を加算した値１１ｍｓとした。検出
有無判断器１４は、オアゲート１２を介して得た同期の
一致パルスＫ１および不一致パルスＫ２の有無を判定期
間信号Ｃ３の出力期間ごとに検出する。１１ｍｓの判定
期間に一致パルスＫ１および不一致パルスＫ２が全く無
い場合には同期異常とみなし、オアゲート１５を介した
異常検出パルスＣ４によりフリップフロップ９がセット
される。次に同期の引き込みは、アンドゲート１１を介
した完全パターン同期検出器１からの検出パルスＰｄで
フレームカウンタ６をリセットすることにより行われ
る。フレーム同期位置が異なるＡ、Ｂの入力データＳｉ
を切り替えた直後の同期検索位置で、１ｍｓごとに相関
パターンが検出される場合のタイミング例を図２に示
す。いまＡの場合は同期が保護されている状態を示し、
フレームカウンタ６からの同期パルスＰｓの位置で一致
パルスＫ１が出力される。切替直後の同期パルス位置Ｐ
ｓに相関パターンのデータがある場合には一致パルスＫ
１および不一致パルスＫ２が出力されないので、Ａの同
期状態を継続することになる。本実施例は、定カウンタ
１３から出力する判定期間信号Ｃ３の期間に一致パルス
Ｋ１および不一致パルスＫ２の有無を判定し、１１ｍｓ
後に強制的に同期はずれを行って、Ｂのフレーム同期位
置に同期化を行うものである。
【００１２】
【発明の効果】本発明は、以上説明したように、入力デ
ータが瞬時に切り替わった直後の同期検索位置で１ｍｓ
周期ごとに相関パターンが検出される場合でも、入力切
替後の新しい同期に引き込むことができる効果がある。
ータが瞬時に切り替わった直後の同期検索位置で１ｍｓ
周期ごとに相関パターンが検出される場合でも、入力切
替後の新しい同期に引き込むことができる効果がある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】本発明実施例の動作を示すタイミング図。
【図３】従来例の構成を示すブロック構成図。
【図４】従来例の動作を示すタイミング図。
１ 完全パターン同期検出器 ２ 相関パターン同期検出器 ３ 反転器 ４ 一致検出器 ５ 不一致検出器 ６ フレームカウンタ ７ 一致カウンタ ８ 不一致カウンタ ９ フリップフロップ １０、１２、１５ オアゲート １１ アンドゲート １３ 定カウンタ １４ 検出有無判断器
Claims (1)
- 【請求項１】 到来するデータに所定周期で含まれるフ
レーム同期パターンを完全一致検出して第一検出パルス
を生成する完全パターン同期検出器と、 上記フレーム同期パターンと同周期でフライホイールす
る同期パルスを生成するフレームカウンタと、 上記第一検出パルスと上記同期パルスとに基づき一致パ
ルスを生成する一致検出器と、 この一致パルスを計数する一致カウンタと、 上記フレーム同期パターンを相関一致検出して第二検出
パルスを生成する相関パターン同期検出器と、 この第二検出パルスの反転パルスと上記同期パルスとに
基づき不一致パルスを生成する不一致検出器と、 この不一致パルスを計数する不一致カウンタと、 この不一致パルスの所定個数が計数されるとセットさ
れ、上記一致パルスの所定個数が計数されるとリセット
されるフリップフロップと、 このフリップフロップの出力する信号で上記第一検出パ
ルスの通過を許可して上記フレームカウンタをリセット
するゲート回路とを備えたフレーム同期保護回路におい
て、 上記フレームカウンタの出力信号をカウントする定カウ
ンタと、 この定カウンタがカウントした所定期間に上記一致パル
スおよび上記不一致パルスの有無を判断し、この２つの
パルスの無を検出したときに上記フリップフロップをセ
ットする検出有無判断回路とを備えたことを特徴とする
フレーム同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128757A JP2655457B2 (ja) | 1991-04-30 | 1991-04-30 | フレーム同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128757A JP2655457B2 (ja) | 1991-04-30 | 1991-04-30 | フレーム同期保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329728A JPH04329728A (ja) | 1992-11-18 |
| JP2655457B2 true JP2655457B2 (ja) | 1997-09-17 |
Family
ID=14992715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128757A Expired - Fee Related JP2655457B2 (ja) | 1991-04-30 | 1991-04-30 | フレーム同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655457B2 (ja) |
-
1991
- 1991-04-30 JP JP3128757A patent/JP2655457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329728A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| US4002845A (en) | Frame synchronizer | |
| GB1275446A (en) | Data transmission apparatus | |
| US3978285A (en) | Frame synchronizing device | |
| JPH10224338A (ja) | 同期検出回路 | |
| US3566280A (en) | Digital communications clock synchronizer for responding to pulses of predetermined width and further predictable pulses of sufficient energy level during particular interval | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| US5058106A (en) | Flywheel circuit | |
| JP2576273B2 (ja) | 同期保護回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
| SU758547A2 (ru) | Устройство синхронизации с дискретным управлением | |
| JPS597974B2 (ja) | ル−プ伝送システムの同期装置 | |
| SU1429330A1 (ru) | Устройство дл выделени сигнала фазового пуска | |
| SU801308A1 (ru) | Устройство дл регенерации синхроим-пульСОВ пОлЕй | |
| JPH05102951A (ja) | ２つのワードシーケンスの同期外れ識別方法および装置 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JPH03174828A (ja) | フレーム同期回路 | |
| KR19990061869A (ko) | 교환기에서 슬레이브카드의 에러검출장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |