JPH0568030A - 同期回路 - Google Patents
同期回路Info
- Publication number
- JPH0568030A JPH0568030A JP3229273A JP22927391A JPH0568030A JP H0568030 A JPH0568030 A JP H0568030A JP 3229273 A JP3229273 A JP 3229273A JP 22927391 A JP22927391 A JP 22927391A JP H0568030 A JPH0568030 A JP H0568030A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- synchronization
- hunting
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 フレーム同期とマルチフレーム同期とをとる
同期回路に関し、擬似的にフレーム同期が確立しても、
早くフレーム同期及びマルチフレーム同期が確立出来る
同期回路の提供を目的とする。 【構成】 フレーム同期回路及びマルチフレーム同期回
路を有する同期回路において、フレーム同期が確立した
時、この状態中に発生したマルチフレーム検出器８の出
力の非検出の符号をカウントし、マルチフレームパター
ンのパターン周期分の数以上になった時はハンチング回
路１にてクロックを１ビット強制的にハンチングさせる
ハンチングカウンタ９を設けた構成とする。
同期回路に関し、擬似的にフレーム同期が確立しても、
早くフレーム同期及びマルチフレーム同期が確立出来る
同期回路の提供を目的とする。 【構成】 フレーム同期回路及びマルチフレーム同期回
路を有する同期回路において、フレーム同期が確立した
時、この状態中に発生したマルチフレーム検出器８の出
力の非検出の符号をカウントし、マルチフレームパター
ンのパターン周期分の数以上になった時はハンチング回
路１にてクロックを１ビット強制的にハンチングさせる
ハンチングカウンタ９を設けた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、通信システムのデータ
受信部に設けられるフレーム同期，マルチフレーム同期
の同期確立のために、同期ビットとして、ある周期を持
つた固定パターンの繰り返しビットを使用し、フレーム
同期とマルチフレーム同期とをとる同期回路の改良に関
する。
受信部に設けられるフレーム同期，マルチフレーム同期
の同期確立のために、同期ビットとして、ある周期を持
つた固定パターンの繰り返しビットを使用し、フレーム
同期とマルチフレーム同期とをとる同期回路の改良に関
する。
【０００２】
【従来の技術】図５は従来例の同期回路のブロック図、
図６は図５の各部のタイムチャートで、（クロック）
（ａ）〜（ｉ）（同期信号）は図５のクロック，ａ〜
ｉ，同期信号に対応している。又図５のフレーム同期保
護回路２及びマルチフレーム同期保護回路５の前方保護
は２段，後方保護は３段であるものとしてある。
図６は図５の各部のタイムチャートで、（クロック）
（ａ）〜（ｉ）（同期信号）は図５のクロック，ａ〜
ｉ，同期信号に対応している。又図５のフレーム同期保
護回路２及びマルチフレーム同期保護回路５の前方保護
は２段，後方保護は３段であるものとしてある。
【０００３】図６の（クロック）に示すクロックは、フ
レーム同期保護回路２，マルチフレーム同期保護回路５
に入力すると共にハンチング回路１を介して図６（ａ）
に示す如き一部ハンチングされたクロックとなりフレー
ムカウンタ７に入力している。
レーム同期保護回路２，マルチフレーム同期保護回路５
に入力すると共にハンチング回路１を介して図６（ａ）
に示す如き一部ハンチングされたクロックとなりフレー
ムカウンタ７に入力している。
【０００４】フレームカウンタ７では入力するクロック
をカウントし、１フレーム毎に図６（ｂ）に示す如きパ
ルスを出力し、フレーム同期保護回路２及びマルチフレ
ームパターン検出器８に入力している。又図６（ｅ）に
示す如き１フレームを半周期とするフレームクロックを
ハンチング回路３を介してマルチフレームカウンタ４に
入力し、又図６（ｂ）に示すパルスを出力する時フレー
ムパターンをフレームパターン検出器６に出力し、入力
するデータとフレームパターンを比較し図６（ｃ）に示
す如く、（ｂ）に示すパルス入力時点で入力データより
フレームパターンを検出したか（Ｌレベル○印）、非検
出（ＨレベルＸ印）かの符号をハンチング回路１及びフ
レーム同期保護回路２に出力する。
をカウントし、１フレーム毎に図６（ｂ）に示す如きパ
ルスを出力し、フレーム同期保護回路２及びマルチフレ
ームパターン検出器８に入力している。又図６（ｅ）に
示す如き１フレームを半周期とするフレームクロックを
ハンチング回路３を介してマルチフレームカウンタ４に
入力し、又図６（ｂ）に示すパルスを出力する時フレー
ムパターンをフレームパターン検出器６に出力し、入力
するデータとフレームパターンを比較し図６（ｃ）に示
す如く、（ｂ）に示すパルス入力時点で入力データより
フレームパターンを検出したか（Ｌレベル○印）、非検
出（ＨレベルＸ印）かの符号をハンチング回路１及びフ
レーム同期保護回路２に出力する。
【０００５】フレーム同期保護回路２では同期状態で非
検出の符号が２度連続して入力すると同期はずれとし、
図６（ｄ）に示す如くＨレベルの信号を出力しハンチン
グ回路１に入力し、図６（ａ）に示す如くクロックの出
力を禁止することでハンチングさせる。
検出の符号が２度連続して入力すると同期はずれとし、
図６（ｄ）に示す如くＨレベルの信号を出力しハンチン
グ回路１に入力し、図６（ａ）に示す如くクロックの出
力を禁止することでハンチングさせる。
【０００６】このようにすることにより同期はずれ状態
で、図６（ｃ）に示す如くフレームパターン検出器６が
入力データ中よりフレームパターン検出を３回連続する
と図６（ｄ）に示す如く同期状態とする。このｄの状態
をオア回路１０に入力する。
で、図６（ｃ）に示す如くフレームパターン検出器６が
入力データ中よりフレームパターン検出を３回連続する
と図６（ｄ）に示す如く同期状態とする。このｄの状態
をオア回路１０に入力する。
【０００７】又図６（ｅ）に示すフレームクロックはハ
ンチング回路３を介して図６（ｆ）に示す如き一部ハン
チングされたフレームクロックとなりマルチフレームカ
ウンタ４に入力する。
ンチング回路３を介して図６（ｆ）に示す如き一部ハン
チングされたフレームクロックとなりマルチフレームカ
ウンタ４に入力する。
【０００８】マルチフレームカウンタ４はｅに示すフレ
ームクロックでフレームクロックをカウントし１マルチ
フレーム毎に図６（ｇ）に示す如きパルスを出力しマル
チフレーム同期保護回路５に入力する。
ームクロックでフレームクロックをカウントし１マルチ
フレーム毎に図６（ｇ）に示す如きパルスを出力しマル
チフレーム同期保護回路５に入力する。
【０００９】又この時マルチフレームパターンをフレー
ムパターン検出器８に出力し、入力するデータとマルチ
フレームパターンを比較し、図６（ｈ）に示す如く、ｇ
に示すパルス入力時点で、マルチフレームパターンを入
力するデータより検出したか（Ｌレベルの○）非検出
（ＨレベルのＸ）かの符号をハンチング回路３及びマル
チフレーム同期保護回路５に出力する。
ムパターン検出器８に出力し、入力するデータとマルチ
フレームパターンを比較し、図６（ｈ）に示す如く、ｇ
に示すパルス入力時点で、マルチフレームパターンを入
力するデータより検出したか（Ｌレベルの○）非検出
（ＨレベルのＸ）かの符号をハンチング回路３及びマル
チフレーム同期保護回路５に出力する。
【００１０】マルチフレーム同期保護回路５では同期状
態にて非検出が２度連続すると同期はずれ状態とし、図
６（ｉ）に示す如くＨレベルの信号を出力してハンチン
グ回路３に入力し図６（ｆ）に示す如くフレームクロッ
クの出力を禁止することでハンチングさせる。
態にて非検出が２度連続すると同期はずれ状態とし、図
６（ｉ）に示す如くＨレベルの信号を出力してハンチン
グ回路３に入力し図６（ｆ）に示す如くフレームクロッ
クの出力を禁止することでハンチングさせる。
【００１１】このｉに示す状態はオア回路１０に入力し
図６（同期信号）に示す如き信号を出力する。
図６（同期信号）に示す如き信号を出力する。
【００１２】
【発明が解決しようとする課題】しかしながら、入力デ
ータ中にフレームパターンと同じデータが存在しフレー
ム同期が擬似的に確立した時は、ハンチング回路１では
ハンチングしない為に図６（ｄ）（ｅ）に示す如くマル
チフレーム同期が半永久的に確立しないか又は非常に長
い時間たたないと同期が確立しないことがある問題点が
ある。
ータ中にフレームパターンと同じデータが存在しフレー
ム同期が擬似的に確立した時は、ハンチング回路１では
ハンチングしない為に図６（ｄ）（ｅ）に示す如くマル
チフレーム同期が半永久的に確立しないか又は非常に長
い時間たたないと同期が確立しないことがある問題点が
ある。
【００１３】本発明は、擬似的にフレーム同期が確立し
ても、早くフレーム同期及びマルチフレーム同期が確立
出来る同期回路の提供を目的としている。
ても、早くフレーム同期及びマルチフレーム同期が確立
出来る同期回路の提供を目的としている。
【００１４】
【課題を解決するための手段】図１は本発明の実施例の
同期回路のブロック図である。図１に示す如く、クロッ
クをその儘通すか規制するかの第１のハンチング回路１
と、該第１のハンチング回路１を介して入力するクロッ
クをカウントしフレーム毎にパルスを出力し、フレーム
同期保護回路２，マルチフレームパターン検出器８に入
力すると共に１フレームを半周期とするフレームクロッ
クを第２のハンチング回路３を介してマルチフレームカ
ウンタ４に出力し又該パルスを出力する時フレームパタ
ーンをフレームパターン検出器６に出力するフレームカ
ウンタ７と、入力するデータと該フレームカウンタ７よ
り出力されたフレームパターンとを比較し該データより
フレームパターンを検出したか非検出かを示す符号を該
フレーム同期保護回路２に出力する該フレームパターン
検出器６と、同期状態にて該フレームパターン検出器６
より非検出の符号が連続して第１の所定数入力すると同
期はずれ状態としクロックを第１のハンチング回路１に
て規制して該フレームカウンタ７に入力させ、同期はず
れ状態にて、該 フレームパターン検出器６より検出の
符号が連続して第２の所定数入力すると同期状態としク
ロックを該第１のハンチング回路１をその儘通させるフ
レーム同期保護回路２とよりなるフレーム同期回路と、
フレームクロックをその儘通すか規制するかの第２のハ
ンチング回路３と、該第２のハンチング回路３を介して
入力するフレームクロックをカウントし、マルチフレー
ム毎にパルスを出力し、マルチフレーム同期保護回路５
に出力し、又該パルスを出力する時マルチフレームパタ
ーンをマルチフレームパターン検出器８に出力する該マ
ルチフレームカウンタ４と、入力するデータと該マルチ
フレームカウンタ４より出力されたマルチフレームパタ
ーンとを比較し該データよりマルチフレームパターンを
検出したか非検出かを示す符号を該マルチフレーム同期
保護回路５に出力する該ルチフレームパターン検出器８
と、同期状態にて該マルチフレームパターン検出器８よ
り非検出の符号が連続して第３の所定数入力すると同期
はずれ状態としフレームクロックを第２のハンチング回
路３にて規制して該マルチフレームカウンタ４に入力さ
せ、同期はずれ状態にて、該マルチフレームパターン検
出器８より検出の符号が連続して第４の所定数入力する
と同期状態としフレームクロックを該第２のハンチング
回路３をその儘通させるマルチフレーム同期保護回路５
とよりなるマルチフレーム同期回路とよりなる同期回路
において、フレーム同期が確立した時、この状態中に発
生した該マルチフレーム検出器８の出力の非検出の符号
をカウントし、マルチフレームパターンのパターン周期
分の数以上になった時は該第１のハンチング回路１にて
クロックを１ビット強制的にハンチングさせるハンチン
グカウンタ９を設けた構成とする。
同期回路のブロック図である。図１に示す如く、クロッ
クをその儘通すか規制するかの第１のハンチング回路１
と、該第１のハンチング回路１を介して入力するクロッ
クをカウントしフレーム毎にパルスを出力し、フレーム
同期保護回路２，マルチフレームパターン検出器８に入
力すると共に１フレームを半周期とするフレームクロッ
クを第２のハンチング回路３を介してマルチフレームカ
ウンタ４に出力し又該パルスを出力する時フレームパタ
ーンをフレームパターン検出器６に出力するフレームカ
ウンタ７と、入力するデータと該フレームカウンタ７よ
り出力されたフレームパターンとを比較し該データより
フレームパターンを検出したか非検出かを示す符号を該
フレーム同期保護回路２に出力する該フレームパターン
検出器６と、同期状態にて該フレームパターン検出器６
より非検出の符号が連続して第１の所定数入力すると同
期はずれ状態としクロックを第１のハンチング回路１に
て規制して該フレームカウンタ７に入力させ、同期はず
れ状態にて、該 フレームパターン検出器６より検出の
符号が連続して第２の所定数入力すると同期状態としク
ロックを該第１のハンチング回路１をその儘通させるフ
レーム同期保護回路２とよりなるフレーム同期回路と、
フレームクロックをその儘通すか規制するかの第２のハ
ンチング回路３と、該第２のハンチング回路３を介して
入力するフレームクロックをカウントし、マルチフレー
ム毎にパルスを出力し、マルチフレーム同期保護回路５
に出力し、又該パルスを出力する時マルチフレームパタ
ーンをマルチフレームパターン検出器８に出力する該マ
ルチフレームカウンタ４と、入力するデータと該マルチ
フレームカウンタ４より出力されたマルチフレームパタ
ーンとを比較し該データよりマルチフレームパターンを
検出したか非検出かを示す符号を該マルチフレーム同期
保護回路５に出力する該ルチフレームパターン検出器８
と、同期状態にて該マルチフレームパターン検出器８よ
り非検出の符号が連続して第３の所定数入力すると同期
はずれ状態としフレームクロックを第２のハンチング回
路３にて規制して該マルチフレームカウンタ４に入力さ
せ、同期はずれ状態にて、該マルチフレームパターン検
出器８より検出の符号が連続して第４の所定数入力する
と同期状態としフレームクロックを該第２のハンチング
回路３をその儘通させるマルチフレーム同期保護回路５
とよりなるマルチフレーム同期回路とよりなる同期回路
において、フレーム同期が確立した時、この状態中に発
生した該マルチフレーム検出器８の出力の非検出の符号
をカウントし、マルチフレームパターンのパターン周期
分の数以上になった時は該第１のハンチング回路１にて
クロックを１ビット強制的にハンチングさせるハンチン
グカウンタ９を設けた構成とする。
【００１５】
【作用】本発明によれば、フレーム同期が確立した時、
ハンチングカウンタ９は、この状態中に発生したマルチ
フレームパターン検出器８の出力のマルチフレームパタ
ーン非検出の符号をカウントし、マルチフレームパター
ンのパターン周期分の数以上になるとハンチング回路１
にてフレームカウンタ７に入力するクロックを１ビット
強制的にハンチングさせるので、これを繰り返すと、擬
似フレーム同期が確立していても正規のフレーム同期確
立となりマルチフレーム同期状態となるので、早く同期
が確立することになる。
ハンチングカウンタ９は、この状態中に発生したマルチ
フレームパターン検出器８の出力のマルチフレームパタ
ーン非検出の符号をカウントし、マルチフレームパター
ンのパターン周期分の数以上になるとハンチング回路１
にてフレームカウンタ７に入力するクロックを１ビット
強制的にハンチングさせるので、これを繰り返すと、擬
似フレーム同期が確立していても正規のフレーム同期確
立となりマルチフレーム同期状態となるので、早く同期
が確立することになる。
【００１６】
【実施例】図１は本発明の実施例の同期回路のブロック
図、図２は図１の各部のタイムチャートで（クロック）
（ａ）〜（ｊ）（同期信号）は図１のクロック，ａ〜
ｊ，同期信号に対応している。
図、図２は図１の各部のタイムチャートで（クロック）
（ａ）〜（ｊ）（同期信号）は図１のクロック，ａ〜
ｊ，同期信号に対応している。
【００１７】図１にて図５の従来例の同期回路と異なる
点はハンチング回路９を設けた点であるので、この異な
る点を中心に以下説明する。ハンチングカウンタ９は、
フレーム同期が確立した後、この状態中に発生したマル
チフレームパターン検出器８の出力の図２（ｈ）に示す
マルチフレームパターン非検出の符号をカウントし、マ
ルチフレームパターンのパターン周期分の数以上（この
例では４以上）になると図２（ｊ）に示す１クロック幅
のＨレベルの信号をハンチング回路１に入力し、フレー
ムカウンタ７に入力するクロックを図２（ａ）に示す如
く１ビット強制的にハンチングさせる。
点はハンチング回路９を設けた点であるので、この異な
る点を中心に以下説明する。ハンチングカウンタ９は、
フレーム同期が確立した後、この状態中に発生したマル
チフレームパターン検出器８の出力の図２（ｈ）に示す
マルチフレームパターン非検出の符号をカウントし、マ
ルチフレームパターンのパターン周期分の数以上（この
例では４以上）になると図２（ｊ）に示す１クロック幅
のＨレベルの信号をハンチング回路１に入力し、フレー
ムカウンタ７に入力するクロックを図２（ａ）に示す如
く１ビット強制的にハンチングさせる。
【００１８】この結果フレーム同期回路は、擬似的な同
期状態から脱し、再び同期確立動作を繰り返すことによ
り図２（ｄ）に示す如く同期状態になり、又図２（ｈ）
に示す如くマルチフレームパターン検出が３回以上連続
するとｉに示す如くマルチフレーム同期状態となり、オ
ア回路１０の出力は図２（同期信号）に示す如く同期状
態となる。
期状態から脱し、再び同期確立動作を繰り返すことによ
り図２（ｄ）に示す如く同期状態になり、又図２（ｈ）
に示す如くマルチフレームパターン検出が３回以上連続
するとｉに示す如くマルチフレーム同期状態となり、オ
ア回路１０の出力は図２（同期信号）に示す如く同期状
態となる。
【００１９】勿論ハンチングカウンタ９にてクロックを
１ビットハンチングさせただけではフレーム同期，マル
チフレーム同期の両方が確立する同期状態となるとは限
らず、１ビットだけハンチングさせて再びフレーム同期
が確立した後、この状態中に再びマルチフレームパター
ンのパターン周期分の数以上ハンチングカウンタ９ガカ
ウントした時は更に１ビットハンチングさせて同期確立
の動作を繰り返していく。
１ビットハンチングさせただけではフレーム同期，マル
チフレーム同期の両方が確立する同期状態となるとは限
らず、１ビットだけハンチングさせて再びフレーム同期
が確立した後、この状態中に再びマルチフレームパター
ンのパターン周期分の数以上ハンチングカウンタ９ガカ
ウントした時は更に１ビットハンチングさせて同期確立
の動作を繰り返していく。
【００２０】図３の同期回路は図１の同期回路のハンチ
ングカウンタ９よりのハンチング回路１へのパルスを更
にフレーム同期保護回路２にも入力し、フレーム同期の
前方保護を解除しフレーム同期はずれ状態としたもの
で、こうすると図４（ｄ）に示す如く、図２（ｄ）に比
しフレーム同期の前方保護の時間分フレーム同期を確立
するのが早くなる利点がある。
ングカウンタ９よりのハンチング回路１へのパルスを更
にフレーム同期保護回路２にも入力し、フレーム同期の
前方保護を解除しフレーム同期はずれ状態としたもの
で、こうすると図４（ｄ）に示す如く、図２（ｄ）に比
しフレーム同期の前方保護の時間分フレーム同期を確立
するのが早くなる利点がある。
【００２１】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、擬似フレーム同期になり、この状態中にマルチフレ
ーム同期がマルチフレームパターンのパターン周期分フ
レームシフト（フレームハンチング）して確立しない時
は強制的にクロックを１ビットハンチングさせるので擬
似同期の状態から早くフレーム同期状態にすることが出
来そしてマルチフレーム同期状態にするので早く同期が
確立する効果がある。
ば、擬似フレーム同期になり、この状態中にマルチフレ
ーム同期がマルチフレームパターンのパターン周期分フ
レームシフト（フレームハンチング）して確立しない時
は強制的にクロックを１ビットハンチングさせるので擬
似同期の状態から早くフレーム同期状態にすることが出
来そしてマルチフレーム同期状態にするので早く同期が
確立する効果がある。
【図１】は本発明の実施例の同期回路のブロック図、
【図２】は図１の各部のタイムチャート、
【図３】は本発明の他の実施例の同期回路のブロック
図、
図、
【図４】は図３の各部のタイムチャート、
【図５】は従来例の同期回路のブロック図、
【図６】は図５の各部のタイムチャートである。
１，３はハンチング回路、２はフレーム同期回路、４は
マルチフレームカウンタ、５はマルチフレーム同期保護
回路、６はフレームパターン検出器、７はフレームカウ
ンタ、８はマルチフレームパターン検出器、９はハンチ
ングカウンタ、１０はオア回路を示す。
マルチフレームカウンタ、５はマルチフレーム同期保護
回路、６はフレームパターン検出器、７はフレームカウ
ンタ、８はマルチフレームパターン検出器、９はハンチ
ングカウンタ、１０はオア回路を示す。
Claims (2)
- 【請求項１】 クロックをその儘通すか規制するかの第
１のハンチング回路（１）と、 該第１のハンチング回路（１）を介して入力するクロッ
クをカウントしフレーム毎にパルスを出力し、フレーム
同期保護回路（２），マルチフレームパターン検出器
（８）に入力すると共に１フレームを半周期とするフレ
ームクロックを第２のハンチング回路（３）を介してマ
ルチフレームカウンタ（４）に出力し又該パルスを出力
する時フレームパターンをフレームパターン検出器
（６）に出力するフレームカウンタ（７）と、 入力するデータと該フレームカウンタ（７）より出力さ
れたフレームパターンとを比較し該データよりフレーム
パターンを検出したか非検出かを示す符号を該フレーム
同期保護回路（２）に出力する該フレームパターン検出
器（６）と、 同期状態にて該フレームパターン検出器（６）より非検
出の符号が連続して第１の所定数入力すると同期はずれ
状態としクロックを第１のハンチング回路（１）にて規
制して該フレームカウンタ（７）に入力させ、同期はず
れ状態にて、該フレームパターン検出器（６）より検出
の符号が連続して第２の所定数入力すると同期状態とし
クロックを該第１のハンチング回路（１）をその儘通さ
せるフレーム同期保護回路（２）とよりなるフレーム同
期回路と、 フレームクロックをその儘通すか規制するかの第２のハ
ンチング回路（３）と、 該第２のハンチング回路（３）を介して入力するフレー
ムクロックをカウントし、マルチフレーム毎にパルスを
出力し、マルチフレーム同期保護回路（５）に出力し、
又該パルスを出力する時マルチフレームパターンをマル
チフレームパターン検出器（８）に出力する該マルチフ
レームカウンタ（４）と、 入力するデータと該マルチフレームカウンタ（４）より
出力されたマルチフレームパターンとを比較し該データ
よりマルチフレームパターンを検出したか非検出かを示
す符号を該マルチフレーム同期保護回路（５）に出力す
る該ルチフレームパターン検出器（８）と、 同期状態にて該マルチフレームパターン検出器（８）よ
り非検出の符号が連続して第３の所定数入力すると同期
はずれ状態としフレームクロックを第２のハンチング回
路（３）にて規制して該マルチフレームカウンタ（４）
に入力させ、同期はずれ状態にて、該マルチフレームパ
ターン検出器（８）より検出の符号が連続して第４の所
定数入力すると同期状態としフレームクロックを該第２
のハンチング回路（３）をその儘通させるマルチフレー
ム同期保護回路（５）とよりなるマルチフレーム同期回
路とよりなる同期回路において、 フレーム同期が確立した時、この状態中に発生した該マ
ルチフレーム検出器（８）の出力の非検出の符号をカウ
ントし、マルチフレームパターンのパターン周期分の数
以上になった時は該第１のハンチング回路（１）にてク
ロックを１ビット強制的にハンチングさせるハンチング
カウンタ（９）を設けたことを特徴とする同期回路。 - 【請求項２】 請求項１記載の同期回路において、ハン
チングカウンタ（９）にてクロックを１ビットハンチン
グさせるパルスをフレーム同期保護回路（３）に入力し
前方保護をなくするようにしたことを特徴とする同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229273A JPH0568030A (ja) | 1991-09-10 | 1991-09-10 | 同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229273A JPH0568030A (ja) | 1991-09-10 | 1991-09-10 | 同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0568030A true JPH0568030A (ja) | 1993-03-19 |
Family
ID=16889530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229273A Withdrawn JPH0568030A (ja) | 1991-09-10 | 1991-09-10 | 同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0568030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067806A1 (fr) * | 2002-02-05 | 2003-08-14 | Nec Corporation | Procede et circuit de synchronisation de trame de donnees de transmission |
| JP2010045597A (ja) * | 2008-08-12 | 2010-02-25 | Sony Corp | 同期回路及び同期方法、無線通信装置及び無線通信方法、並びにコンピューター・プログラム |
-
1991
- 1991-09-10 JP JP3229273A patent/JPH0568030A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003067806A1 (fr) * | 2002-02-05 | 2003-08-14 | Nec Corporation | Procede et circuit de synchronisation de trame de donnees de transmission |
| JP2010045597A (ja) * | 2008-08-12 | 2010-02-25 | Sony Corp | 同期回路及び同期方法、無線通信装置及び無線通信方法、並びにコンピューター・プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| US3978285A (en) | Frame synchronizing device | |
| JPH0568030A (ja) | 同期回路 | |
| KR940022229A (ko) | 동기 신호 생성 장치 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPH01228337A (ja) | フレーム同期保護回路 | |
| JPH03259639A (ja) | フレーム同期方式 | |
| JPH05252128A (ja) | 時分割多重通信方式のフレーム同期方法 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JPH09149015A (ja) | クロック位相調整回路 | |
| JP2680953B2 (ja) | フレーム同期回路 | |
| JP2862926B2 (ja) | フレーム同期保護回路 | |
| JPH04342327A (ja) | 同期検出回路 | |
| KR0120533B1 (ko) | 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPH04323928A (ja) | フレーム同期装置 | |
| JPH01300637A (ja) | フレーム同期装置 | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| JPH08125649A (ja) | フレーム同期検出方式 | |
| JPH0548597A (ja) | フレーム同期装置 | |
| JPH07250056A (ja) | フレーム同期回路 | |
| JPH02151144A (ja) | フレーム同期回路 | |
| JPH04207832A (ja) | 同期検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |