JPH01300637A - フレーム同期装置 - Google Patents
フレーム同期装置Info
- Publication number
- JPH01300637A JPH01300637A JP63130192A JP13019288A JPH01300637A JP H01300637 A JPH01300637 A JP H01300637A JP 63130192 A JP63130192 A JP 63130192A JP 13019288 A JP13019288 A JP 13019288A JP H01300637 A JPH01300637 A JP H01300637A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- frame synchronization
- generation circuit
- circuit
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割多重伝送路におけるフレーム同期をと
るためのフレーム同期装置に関するものである。
るためのフレーム同期装置に関するものである。
従来、Ｍ系列の２’−１ビ、ト疑似ランダムパターン列
の一部をフレーム同期パターンとして使用する１ビット
連続シフト方式のフレーム同期装置では、フレーム同期
パターン検出用の比較パターン発生回路を通常１サブフ
レーム長のクロツクで動作させてｍビットのフレーム同
期パターンを発生させ、受信信号と比較してフレーム同
期パターンの検出を行っている。そして、フレーム同期
のハンティング状態では比較したパターンが一致したと
きそのタイムスロットをフレームビットの位置とし、そ
の時点か゛ら１サブフレーム長あとの同一タイムスロッ
トでさらに比較パターン発生回路が発生する次のパター
ンと比較することによりフレーム同期検出を行っている
。
の一部をフレーム同期パターンとして使用する１ビット
連続シフト方式のフレーム同期装置では、フレーム同期
パターン検出用の比較パターン発生回路を通常１サブフ
レーム長のクロツクで動作させてｍビットのフレーム同
期パターンを発生させ、受信信号と比較してフレーム同
期パターンの検出を行っている。そして、フレーム同期
のハンティング状態では比較したパターンが一致したと
きそのタイムスロットをフレームビットの位置とし、そ
の時点か゛ら１サブフレーム長あとの同一タイムスロッ
トでさらに比較パターン発生回路が発生する次のパター
ンと比較することによりフレーム同期検出を行っている
。
ところで、比較パターン発生回路はパターンが一致する
までその出カバターンを変化させずに待機するため、フ
レーム同期パターンとして使用されていないパターンを
出力して待機した場合には、そのパターンに一致するパ
ターンを検出できず、正常なハンティング状態に移行で
きない。そのため、従来のフレーム同期装置では、電源
投入時に比較パターン発生回路をフレーム同期パターン
として使用している特定のパターンを出力するように設
定するリセット回路を設けて上述した状態に陥ることを
防いでいる。
までその出カバターンを変化させずに待機するため、フ
レーム同期パターンとして使用されていないパターンを
出力して待機した場合には、そのパターンに一致するパ
ターンを検出できず、正常なハンティング状態に移行で
きない。そのため、従来のフレーム同期装置では、電源
投入時に比較パターン発生回路をフレーム同期パターン
として使用している特定のパターンを出力するように設
定するリセット回路を設けて上述した状態に陥ることを
防いでいる。
しかし従来のフレーム同期装置では、比較パターン発生
回路が雑音等によって誤動作し、フレーム同期パターン
として使用していないパターンを出力する状態に陥った
場合には、やはり同期検出は不可能となる。この場合、
フレームビット以外のデータ信号の組合せが比較パター
ン発生回路の出カバターンとたまたま一致し、比較パタ
ーン発生回路の状態が遷移して正常な状態に復旧するこ
ともあり得るが、これは偶然性に依存するため、確実な
復旧を保証することはできない。
回路が雑音等によって誤動作し、フレーム同期パターン
として使用していないパターンを出力する状態に陥った
場合には、やはり同期検出は不可能となる。この場合、
フレームビット以外のデータ信号の組合せが比較パター
ン発生回路の出カバターンとたまたま一致し、比較パタ
ーン発生回路の状態が遷移して正常な状態に復旧するこ
ともあり得るが、これは偶然性に依存するため、確実な
復旧を保証することはできない。
本発明の目的は、このような欠点を除去し、比較パター
ン発生回路がフレーム同期パターンとして使用していな
いパターンを出力する状態に陥った場合でも、自動的に
そして速やかに比較パターン発生回路を正常な状態に戻
すことのできるフレーム同期装置を提供することにある
。
ン発生回路がフレーム同期パターンとして使用していな
いパターンを出力する状態に陥った場合でも、自動的に
そして速やかに比較パターン発生回路を正常な状態に戻
すことのできるフレーム同期装置を提供することにある
。
本発明は、Ｍ系列の２’−１ビツト疑似ランダムパター
ン列の一部をフレーム同期パターンとして発生する比較
パターン発生回路を備え、この回路が発生するフレーム
同期パターンと受信信号とを比較して時分割多重伝送路
上のフレーム同期をとるフレーム同期装置において、 前記比較パターン発生回路が発生するフレーム同期パタ
ーンが所定の時間以上変化しないとき所定の信号を出力
する検出回路と、 この検出回路が前記所定の信号を出力したとき、前記比
較パターン発生回路に特定のフレーム同期パターンを出
力させるリセット回路とを備えたことを特徴とする。
ン列の一部をフレーム同期パターンとして発生する比較
パターン発生回路を備え、この回路が発生するフレーム
同期パターンと受信信号とを比較して時分割多重伝送路
上のフレーム同期をとるフレーム同期装置において、 前記比較パターン発生回路が発生するフレーム同期パタ
ーンが所定の時間以上変化しないとき所定の信号を出力
する検出回路と、 この検出回路が前記所定の信号を出力したとき、前記比
較パターン発生回路に特定のフレーム同期パターンを出
力させるリセット回路とを備えたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明によるフレーム同期装置の一実施例を示
し、特にその比較パターン発生回路に関連した部分を示
すブロック図である。図において、１はＭ系列の２’−
１ビツト疑似ランダムパターン列の一部をフレーム同期
パターンとして発生する比較パターン発生回路、２は所
定の時間間隔でパルスを出力するタイミング発生回路で
ある。また、３はタイミング発生回路２が２つのパルス
を出力する間に比較パターン発生回路１が発生するフレ
ーム同期パターンが変化するか否かを監視し、変化しな
い場合は所定の信号を出力する検出回路、４は検出回路
３が前記所定の信号を出力したとき比較パターン発生回
路１を特定のパターンを発生する状態に設定するリセッ
ト回路である。
し、特にその比較パターン発生回路に関連した部分を示
すブロック図である。図において、１はＭ系列の２’−
１ビツト疑似ランダムパターン列の一部をフレーム同期
パターンとして発生する比較パターン発生回路、２は所
定の時間間隔でパルスを出力するタイミング発生回路で
ある。また、３はタイミング発生回路２が２つのパルス
を出力する間に比較パターン発生回路１が発生するフレ
ーム同期パターンが変化するか否かを監視し、変化しな
い場合は所定の信号を出力する検出回路、４は検出回路
３が前記所定の信号を出力したとき比較パターン発生回
路１を特定のパターンを発生する状態に設定するリセッ
ト回路である。
第２図は、ｎ＝５とした場合、３１種の状ｆｉｓｌ〜ｓ
３１において比較パターン発生回路１が発生するフレー
ム同期パターンｂ、〜ｂ、を示す。ここではこれら３１
種の状態のうち状態３１〜ｓ１６のパターンをフレーム
同期パターンとして使用し、状態ｓ１７〜ｓ３１のパタ
ーンは使用しないものとする。
３１において比較パターン発生回路１が発生するフレー
ム同期パターンｂ、〜ｂ、を示す。ここではこれら３１
種の状態のうち状態３１〜ｓ１６のパターンをフレーム
同期パターンとして使用し、状態ｓ１７〜ｓ３１のパタ
ーンは使用しないものとする。
次に動作を説明する。比較パターン発生回路ｌは正常に
動作している場合には、状Ｍｓｌ〜ｓ１６を繰り返して
おり、各状態で第２図のようなフレーム同期パターンｂ
、〜ｂ、を発生している。フレーム同期装置は、受信信
号に含まれるこれらのパターンに一致するパターンを検
出して同期を確立する。そして、正しいフレームビット
の位置を捉えた場合には、１フレームの間に必ず状態ｓ
１〜ｓ１６のパターンが発生し、比較パターン発生回路
１が状ｇｓｌ〜ｓ１６のどの状態で待機していても一致
するパターンを検出することができる。
動作している場合には、状Ｍｓｌ〜ｓ１６を繰り返して
おり、各状態で第２図のようなフレーム同期パターンｂ
、〜ｂ、を発生している。フレーム同期装置は、受信信
号に含まれるこれらのパターンに一致するパターンを検
出して同期を確立する。そして、正しいフレームビット
の位置を捉えた場合には、１フレームの間に必ず状態ｓ
１〜ｓ１６のパターンが発生し、比較パターン発生回路
１が状ｇｓｌ〜ｓ１６のどの状態で待機していても一致
するパターンを検出することができる。
従って、１フレームの間に一致を検出できないときその
原因は、（ａ）比較パターン発生回路１は状ＬＱｓｌ〜
ｓ１６のいずれかにあるが、検証しているタイムスロッ
トがフレームビット位置でないか、（ｂ）検証している
タイムスロットは正しいフレームビット位置ではあるが
、比較パターン発生回路１が状Ｌｉ５１７〜ｓ３１のい
ずれかに陥っているかのどちらかである。
原因は、（ａ）比較パターン発生回路１は状ＬＱｓｌ〜
ｓ１６のいずれかにあるが、検証しているタイムスロッ
トがフレームビット位置でないか、（ｂ）検証している
タイムスロットは正しいフレームビット位置ではあるが
、比較パターン発生回路１が状Ｌｉ５１７〜ｓ３１のい
ずれかに陥っているかのどちらかである。
ただし、検証しているタイムスロットが正しいフレーム
ビット位置であっても受信信号の誤り等により一致が検
出されないこともあり得るので、この影響を小さくする
ため、タイミング発生回路２が出力するパルスの時間間
隔をここでは３フレ一ム分とする。また、リセット回路
４が所定の信号を出力したとき比較パターン発生回路１
は状態ｓ１に設定されるものとする。
ビット位置であっても受信信号の誤り等により一致が検
出されないこともあり得るので、この影響を小さくする
ため、タイミング発生回路２が出力するパルスの時間間
隔をここでは３フレ一ム分とする。また、リセット回路
４が所定の信号を出力したとき比較パターン発生回路１
は状態ｓ１に設定されるものとする。
まず（ａ）の場合、検出回路３は比較パターン発生回路
１が発生するフレーム同期パターンを監視するが一致が
検出されないため、パターンは変化しない。そしてタイ
ミング発生回路２が２つのパルスを出力した時点（３フ
レーム相当の時間が経過したとき）で、検出回路３は比
較パターン発生回路１が発生するフレーム同期パターン
が変化しないことを示す上記所定の信号をリセット回路
４に出力する。これによりリセット回路４は比較パター
ン発生回路１を状Ｇｓｌに設定する。なお、このような
動作によってフレーム同期装置のビットハンティング動
作が影響を受けることはない。
１が発生するフレーム同期パターンを監視するが一致が
検出されないため、パターンは変化しない。そしてタイ
ミング発生回路２が２つのパルスを出力した時点（３フ
レーム相当の時間が経過したとき）で、検出回路３は比
較パターン発生回路１が発生するフレーム同期パターン
が変化しないことを示す上記所定の信号をリセット回路
４に出力する。これによりリセット回路４は比較パター
ン発生回路１を状Ｇｓｌに設定する。なお、このような
動作によってフレーム同期装置のビットハンティング動
作が影響を受けることはない。
また、受信信号の組合せによって偶然、状態３１〜ｓ１
６のパターンが発生し、比較パターン発生回路１の状態
が変化することもあるが、その場合にも上記ビットハン
ティング動作が影響を受けることはない。
６のパターンが発生し、比較パターン発生回路１の状態
が変化することもあるが、その場合にも上記ビットハン
ティング動作が影響を受けることはない。
次に（ｂ）の場合、比較パターン発生回路１が状ｆｉｓ
１７〜ｓ３１のいずれかで待機しているためその出カバ
ターンは変化せず、検出回路３はこの場合にも、タイミ
ング発生回路２が２つのパルスを出力した時点で、上記
所定の信号をリセット回路４に出力する。これによりリ
セット回路４は比較パターン発生回路１を状［ｓｌに設
定する。その結果、正常なパターン比較動作が行われ、
同期引き込みが可能となる。なお、比較パターン発生回
路ｌが状態ｓ１７〜３３１で待機しているとき、受信信
号の組合せによって偶然に状態ｓ１７〜ｓ３１のパター
ンが発生し、比較パターン発生回路１の状態が変化した
場合、検出回路３によるパターン不変の検出はその分だ
け遅れることになるが、検出の若干の遅れは特に問題と
はならない。
１７〜ｓ３１のいずれかで待機しているためその出カバ
ターンは変化せず、検出回路３はこの場合にも、タイミ
ング発生回路２が２つのパルスを出力した時点で、上記
所定の信号をリセット回路４に出力する。これによりリ
セット回路４は比較パターン発生回路１を状［ｓｌに設
定する。その結果、正常なパターン比較動作が行われ、
同期引き込みが可能となる。なお、比較パターン発生回
路ｌが状態ｓ１７〜３３１で待機しているとき、受信信
号の組合せによって偶然に状態ｓ１７〜ｓ３１のパター
ンが発生し、比較パターン発生回路１の状態が変化した
場合、検出回路３によるパターン不変の検出はその分だ
け遅れることになるが、検出の若干の遅れは特に問題と
はならない。
なお、本例ではｎ＝５の場合を説明したが、ｎの値は本
発明にとって本質的なものではな（、ｎが他の値である
場合でも本発明は同様に有効である。
発明にとって本質的なものではな（、ｎが他の値である
場合でも本発明は同様に有効である。
以上説明したように本発明は、Ｍ系列の２ｎ−ｌビット
疑似ランダムパターン列の一部をフレーム同期パターン
として発生する比較パターン発生回路を備え、この回路
が発生するフレーム同期パターンと受信信号とを比較し
て時分割多重伝送路上のフレーム同期をとるフレーム同
期装置において、比較パターン発生回路が発生するフレ
ーム同期パターンが所定の時間以上変化しないとき所定
の信号を出力する検出回路と、この検出回路が所定の信
号を出力したとき、比較パターン発生回路に特定のフレ
ーム同期パターンを出力させるリセット回路とを備えて
いる。
疑似ランダムパターン列の一部をフレーム同期パターン
として発生する比較パターン発生回路を備え、この回路
が発生するフレーム同期パターンと受信信号とを比較し
て時分割多重伝送路上のフレーム同期をとるフレーム同
期装置において、比較パターン発生回路が発生するフレ
ーム同期パターンが所定の時間以上変化しないとき所定
の信号を出力する検出回路と、この検出回路が所定の信
号を出力したとき、比較パターン発生回路に特定のフレ
ーム同期パターンを出力させるリセット回路とを備えて
いる。
従って本発明により、比較パターン発生回路がフレーム
同期パターンとして使用していないパターンを出力する
状態に陥った場合でも、自動的にそして速やかに比較パ
ターン発生回路を正常な状態に戻すことのできるフレー
ム同期装置を実現できる。
同期パターンとして使用していないパターンを出力する
状態に陥った場合でも、自動的にそして速やかに比較パ
ターン発生回路を正常な状態に戻すことのできるフレー
ム同期装置を実現できる。
第１図は本発明によるフレーム同期装置の一実施例を示
すブロック図、 第２図は第１図の装置を構成する比較パターン発生回路
のとり得る状態をｎ＝５の場合について示す説明図であ
る。 １・・・・・比較パターン発生回路 ２・・・・・タイミング発生回路 ３・・・・・検出回路 ４・・・・・リセット回路 代理人 弁理士 岩 佐 義 幸 第１図 状Ｂ ｂ＋ ｂｔ ｂｓ ｂａ ｂｓ第２図
すブロック図、 第２図は第１図の装置を構成する比較パターン発生回路
のとり得る状態をｎ＝５の場合について示す説明図であ
る。 １・・・・・比較パターン発生回路 ２・・・・・タイミング発生回路 ３・・・・・検出回路 ４・・・・・リセット回路 代理人 弁理士 岩 佐 義 幸 第１図 状Ｂ ｂ＋ ｂｔ ｂｓ ｂａ ｂｓ第２図
Claims (1)
- （１）Ｍ系列の２＾ｎ−１ビット疑似ランダムパターン
列の一部をフレーム同期パターンとして発生する比較パ
ターン発生回路を備え、この回路が発生するフレーム同
期パターンと受信信号とを比較して時分割多重伝送路上
のフレーム同期をとるフレーム同期装置において、 前記比較パターン発生回路が発生するフレーム同期パタ
ーンが所定の時間以上変化しないとき所定の信号を出力
する検出回路と、 この検出回路が前記所定の信号を出力したとき、前記比
較パターン発生回路に特定のフレーム同期パターンを出
力させるリセット回路とを備えたことを特徴とするフレ
ーム同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130192A JPH01300637A (ja) | 1988-05-30 | 1988-05-30 | フレーム同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130192A JPH01300637A (ja) | 1988-05-30 | 1988-05-30 | フレーム同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01300637A true JPH01300637A (ja) | 1989-12-05 |
Family
ID=15028286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130192A Pending JPH01300637A (ja) | 1988-05-30 | 1988-05-30 | フレーム同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01300637A (ja) |
-
1988
- 1988-05-30 JP JP63130192A patent/JPH01300637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637014B2 (ja) | クロック同期はずれ検出回路及びそれを用いた光受信装置 | |
| JPH01300637A (ja) | フレーム同期装置 | |
| JP3033543B2 (ja) | フレーム同期回路 | |
| JPH0568030A (ja) | 同期回路 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2576273B2 (ja) | 同期保護回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| SU1429330A1 (ru) | Устройство дл выделени сигнала фазового пуска | |
| JP2979852B2 (ja) | フレーム同期回路 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPS5846740A (ja) | フレ−ム同期装置 | |
| JPH0983612A (ja) | 処理信号保護回路 | |
| JPH04323928A (ja) | フレーム同期装置 | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JPS6085640A (ja) | フレ−ム同期回路 | |
| JPH0431128B2 (ja) | ||
| JPH04342327A (ja) | 同期検出回路 | |
| JPH066345A (ja) | 同期検出回路 | |
| JPH0522279A (ja) | フレーム検出保護回路 | |
| JPH10164043A (ja) | フレームパルス監視回路及び監視方法 | |
| JPH0410725A (ja) | ビット同期回路 | |
| JPS5814103B2 (ja) | フレ−ム同期装置 | |
| JPH06188949A (ja) | データ断検出回路 | |
| JPS59161144A (ja) | フレ−ム同期化回路 |