SU1429330A1

SU1429330A1 - Устройство дл выделени сигнала фазового пуска

Info

Publication number: SU1429330A1
Application number: SU864050915A
Authority: SU
Inventors: Александр Леонидович Вяткин; Геннадий Борисович Галикеев; Николай Михайлович Суковицын
Original assignee: Предприятие П/Я А-1772
Priority date: 1986-04-07
Filing date: 1986-04-07
Publication date: 1988-10-07

Abstract

Изобретение относитс к элечтро- св зи. Цель изобретени - повышение помехоустойчивости, Устр-во содержит регистр 1 сдвига, сумматор 2 по модулю два, ключевые эл-ты 3, 5, 9, 11, СЛ

Description

13 и 14, компаратор 4, эл-ты ИЛИ 6, 7 и 8, счетчики 10, 17 и 19, ревер- сивньш счетчик 12, дешифратор 15,. триггер 16, дешифратор, 18 конечной комбинациио При наличии ошибок в рекуррентной М-последовательности, Поступившей из канала св зи, в устройстве , работающем в автономном режиме , из передаваемой М-последовательности выдел етс т-безошибочных эл-тов (, где п - нули) и произ- одитс проверка наличи синхронности М-последовательностей на отрезке

429330

из L эл-тово В случае большой интенсивности помех устр-во из автономного режима переводитс в режим анализа (приема) синхропосылки. Это исключает возможность пропуска сигнала фазового пуска при по влении пачек нулей (кратковременный обрыв канала, пакеты ошибок,вызванных замирани ми в канале или внесением сильных затуханий в линию св зи, отсутствие передачи ) , Цель достигаетс введением эл-тов ИЛИ 7 и В и счетчиков 17 и 19. 1.ИЛ.

;1

Изобретение относитс к электро- iJEHSH и может быть использовано в йистемах передачи двоичной информа1ЩИ ,

Цель изобретени - повышение помехоустойчивости .

На чертеже изображена структурна электрическа -схема предлагаемого устройства.

Устройство дл выделени сигнала фазового пуска содержит регистр 1; сдвига, сумматор 2,по модулю два, первьй ключевой элемент 3, компаратор 4, второй ключевой элемент 5, первый 6, второй 7 и третий 8 элементы ИЛИ, третий ключевой элемент 9, счетчик 10, четвертый ключевой элемент 11, реверсивный счетчик 12, п тый 13 и шестой 14 ключевые эле- менты, дешифратор 15, триггер 16, второй счетчик 17, дешифратор 18 конечной комбинации и третий счет- Чик 19,

Устройство работает следующим образом.

Рекуррентна М-послед6вательност поступает из канала св зи на второй вход компаратора 4 и через открытый ключевой элемен т 5 и элемент ИЛИ 6 на вход регистра 1. сдвига и на вход счетчика 19 п нулейо С вьпсода сумматора 2 по модулю два генерируемые элементы М-последовательности поступают на первый вход компаратора 4, где происходит сравнение М-пос- ледовательности, приход щей из канала св зи, и М-последовательности,

0

5 0

5

g

5

сформированной на вьпсоде сумматора 2 по модулю двао При отсутствии ошибок в канале св зи эти М-последовательности совпадают При этом на первом выходе компаратора 4 по вл етс сигнал совпадени (или равенства), который через открытый ключевой элемент 9 поступает на первый(счетный) вход счетчика 10, С помощью дешиф-- ратора 15 устанавливаетс пороговое значение счетчика 10.

При наличии ошибок сигнал с второго выхода компаратора 4 через ключевой элемент 14 и далее через элемент ИЛИ 8 поступает на второй вход сброса счетчика 10 и сбрасьшает его в Как только по каналу св зи поступит m безошибочных элементов М-последовательности (зачетньй отрезок ), то с выхода дешифратора 15 подаетс сигнал на установку в 1 триггера 16, который -( помощью клю чевого элемента 5 отключает вход регистра 1 сдвига от канала св зи, замыкает цепь обратной св зи через ключевой элемент 3, дает разрешение на включение в работу дешифратора 18 конечной комбинации, переключает выходы компаратора 4 с помощью ключевых элементов 11 и 13 на входы реверсивного счетчика 12. Ключевые элементы У и 14 запираютс . Таким образом, регистр 1 сдвига оказываетс включенным в автономном ре-, жиме генерации элементов М-последовательности , синхронизированной с

элементами приход щеи из канала М-последовательности. Наличие синхронизации , а также уровень помех в канале дополнительно в течение L тактов тактовой частоты провер етс реверсивным счетчиком 12, емкость которого может мен тьс в зависимости от требуемой веро тности выделени синхросигнала. Временной интервал разрешени работы формируетс счетчиком 17 по сигналу разрешени , поступающему с первого выхода триггера 16 р-ежима на разрешающий вход счетчика 17

Дешифратор 18 конечной комбинации в момент по влени в регистре сдвига этой комбинации выдает синхроимпульс фазового пуска. Поскольку М-последовательности на приеме и перед аче вырабатываютс синхронно, то моменты вьщелени синхроимпульсо на приеме и передаче совпадают

Таким образом, из передаваемой М-последовательности выдел етс m безошибочных элементов () и производитс проверка наличи синхронности М-последовательностей на отрезке из L элементов Случайные ошики канала св зи не вли ют на результат проверки, поскольку она осуществл етс реверсивным счетчиком 12.

В случае большой интенсивности помех, определ емых на интервале выше уровн К, при котором считаетс , что прием основной информации, следующей за пусковой посылкой, не. возможен, реверсивный счетчик 12 формирует сигнал сброса, перевод щи уст1Уойство из автономного релсима в режим анализа (приема) синхропосьшк

Когда во врем приема синхропо- сылки М-последовательности до перехода в автономный режим или во врем ожидани синхропосыпки из канала св зи на вход устройства фазового пуска поступает сери нулей (кратковременный обрыв канала, пакеты ошибок , вызванных замирани ми в канале или внесением сильных затуханий в линию св зи, отсутствие передачи, когда по каналу передаютс нули), регистр 1 сдвига заполн етс нул ми которые поступают на вход счетчика 19 нулей о Любой не нулевой .сигнал., поступаюшлй на его вход счета нулей сбрасывает его в нулевое состо ние. Если в счетчик 19 оказываетс подр д записано п нулей, то с его вы

10

29330

хода через элемент ИЛИ 7 подаетс сигнал сброса на сбросовый вход триггера 16 режима, ас выхода элемента ИЛИ 7 через элемент ИЛИ 8 этот сигнал поступает на второй вход сброса счетчика 10 дл установки его начального состо ни Триггер 16 режима переходит сам и переводит всю схему в режим анализа (приема) синх- ропосьшки из канала св зи. Таким об- . разом, практически исключаетс воз- можность пропуска сигнала фазового пуска при по влении пачек нулей.

В случае по влени пачек нулей на интервале L тактов реверсивный счетчик 12, выдав сигнал сброса, переводит устройство в режим анализа синхропосылки, но в дальнейшем работа счетчика 19 нулей предохран ет перевод всего устройства в авто- номньй режим с генерацией нулевой последовательности, остаетс в режиме приема до по влени ш безо1шчбочных 25 элементов М-последовательности, что и позвол ет в дальнейшем вы вить сиг нал фазового пуска.

15

20

Claims

Формула изобретени

Устройство дл выделени сигнала фазового пуска, содержащее регистр сдвига, первый и второй выходы которого соединены соответственно с первым и вторым входами сумматора по модулю два, выход которого соединен , с первым входом компаратора и с пер вым входом первого ключевого элемента , выход которого соединен с первым

входом первого элемента ШТИ, второй вход которого подключен к выходу второго ключевого элемента, первый вход которого подключен к второму входу компаратора, первый выход которого

соединен с первым входом третьего ключевого элемента и с первым входом четвертого ключевого элемента, второй вход которого соединен с первым входом п того ключевого элемента, с

управл ющим входом дешифратора конечной комбинации с вторым входом первого ключевого элемента и с первым выходом триггера, второй выход которого соединен с вторым входом

второго ключевого элемента, с вторым входом третьего ключевого элемента и с первым входом шестого ключевого элемента, второй вход которого подключен к второму выходу компаратора и к второму входу п того ключевого элемента, выход которого соединен с суммирующим входом реверсивного счетчика,, вычитающий вход которого подключен к выходу четвер- того ключевого элемента, выход третьего ключевого элемента соединен с первым входом первого счетчика, выходы которого подключены к соответствующим входам дешифратора, выход ко- торого соединен с установочным входом триггера, выход первого элемента ИЛИ соединен с входом регистра сдвига , третьи выходы которого подключены к соответствующим входам дешиф - ратора конечной комбинации, при этом первый вход второго ключевого элемента вл етс сигнальным входом устройства, первым, вторым и третьим тактовыми входами которого вл ютс соответственно тактовьш вход регистра сдвига, тактовый вход первого счетчика и тактовый вход реверсивного счетчика, выходом устройства вл ютс выход дешифратора конечной комбинации, отличающеес

10 f5 20 25

14293306

тем, что, с целью повьшени помехоустойчивости , введены второй и третий счетчики, второй элемент ИЛИ и третий элемент HIM, первый вход которого подключен к входу установки нул триггера и к выходу второго элемента ИЛИ, первьй вход которого соединен с выходом реверсивного счетчика, вход установки которого подключен к выходу второго счетчика, первый вход которого соединен с первым входом шестого ключевого элемента , выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с вторым входом первого счетчика, выход первого элемента ИЛИ соединен с входом третьего счетчика,выход которого соединен с вторым входом второго элемента PfflH,при этом тактовые входы второго и третьего счетчиков в- л 1отс соответственно четвертым и п тым тактовыми входами устройства, второй вход второго счетчика соединен с первым входом п того ключевого элемента.