SU1109903A1 - Двухтактный распределитель - Google Patents

Abstract

ДВУХТАКТНЫЙ РАСПРЕДЕЛИТЕЛЬ, содержащий пБ -триггеров двухтактного действи  на трех элементах И-НЕ причем пр мой выход каждого предыдущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных D -триггеров соединены с первым тактовым входом распределител , первые тактовые входы нечетных Г -триггеров - с вторым тактовым входом распределител , тина запуска которого соединена с установочным входом первого Р -триггера , отличающийс  тем, что, с целью повьппени  достоверности функционировани , в него введены блок контрол  П1 и Г1 , где ш - вес кодов внутренних состо ний, п- число выходов, элементы И, выходы которых  вл ютс  соответствующими ч ыходами распределител , шина запуска которого соединена с установочным входом второго Б -триггера, причем пр мой выход каждого Т) -триггера со единен через конденсатор с общей с S шрпюй, первым входом соответствующего элемента И и соответствующим (Л входом блока контрол , выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Т) -триггеров соединены с вторым тактовым входом распределител , а вторые тактовые входы нечетных D -триггеров - с первым тактовым входом распределител . со со о со

Description

Изобретение относитс  к импульсной технике, в частности к электронным коммутаторам, и может быть использовано в устройствах автоматики и телемеханики. Известен .распределитель, содержащий элементы И-НЕ и тактовый вход Однако достоверность функционировани  распределител  недостаточно высока. Известен также двухтактньй распределитель , содержащий П D -триггеров двухтактного действи  на трех элементах И-НЕ, причем пр мой выход каждого предьщущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных } -триггеров соединены с первым тактовым входом распределител , первые тактовые входы нечетны D -триггеров - с вторым тактовым входом распределител , шина запуска которого соединена с установочным входом первого D -триггера 2. Недостатком известного распредел тел   вл етс  -невысока  Достоверность функционировани  в св зи с тем, что при случайных сбо х тер етс  работоспособность и на выходах присутствует ложный код. Цель изобретени  - повышение дос товерности функционировани . - Поставленна  цель достигаетс  те что в двухтактный распределитель, содержащий п D -триггеров двухтактного действи  на трех элементах И-НЕ, причем пр мой выход каждого предьщущего D -триггера соединен с информационным входом последующего первые тактовые входы четных D-три геров соединены с первым тактовым входом распределител , первые та товые входы нечетных D -триггере/ с вторьм тактовым входом распредели тел , шина запуска которого соедине на с устанбвочным входом первого Б-триггера, введены блок контрол  m из п, где т- вес кодов внутренн состо ний, п - число выходов, элементы И, выходы которых  вл ютс  соответствующими выходами распредел тел , шина запуска которого соединена с установочным входом второго S-триггера, причем пр мой выход каж дого D -триггера соединен через ко денсатор с общей шиной, первым вхо дом соответствующего элемента И и соответствуюшд м входом блока кон рол , выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Р -триггеров соединены с вторым тактовым входом распределител , а вторые тактовые нечетных D -триггеров - с первым тактовым входом распределител . На фиг. 1 представлена функциональна  схема двухтактного распределител  на четыре разр да; на фиг.2временна  диаграмма его работы. Распределитель содержит четыре 1 -триггера двухтактного действи , каждый из которых построен на трех элементах И-НЕ. Первый D-триггер выполнен на элементах И-НЕ 1-3, второй - на элементах И-НЕ 4-6, третий - на элементах И-НЕ 7-9, четвертый - на элементах И-НЕ 10-12. Первые тактовые входы четных D-триггеров соединены с вторыми тактовыми входами нечетных D-триггеров и первым тактовым входом 13(Т1) распределител . Первые тактовые входы нечетных D-триггеров соединены с вторыми тактовыми входами четных Г -триггеров и вторьм тактовым входом 14 (Т2) устройства . Шина 15 запуска соединена с установочными входами первого и второго Г-тригеров. Первые входы элементов И 16-19 соединены с соответствующими пр мыми входами Q, Q2 , Q I) -триггеров , входами 20-23 блока 24 контрол  и через соответствующие конденсаторы 25-28 с общей шиной. Пр мой выход Q первого D -триггера соединен с информационным входом второго Б -триггера, пр мой выход Q второго D -триггера - с информационным входом третьего Г)-триггера, пр мой выход Q- третьего С -триггера - с информационным входом четвертого I) -триггера, а пр мой выход Р4четвертого D -триггера - с информационным входом первого D -триггера. Выход блока 24 контрол  соединен с вторыми входами элементов И 16-19, выходы которых  вл ютс  соответствующими выходами 29-32 распределител . Распределитель работает следующим образом.

31109903

В исходном состо нии все D -триг- и второй D-триггеры устанавливаютс  геры устройства наход тс  в нулевом в единичное состо ние, состо нии, т.е. Q Q Q

После поступлени  инверсного импульса на шину 15 запуска первый

Цикл работы распределител  состоит из четырех тактов и иллюст5 рируетс  таблицей состо ний.

Дл  устранени  возможных сост заний элементы И-НЕ 2,5,8 и 11 имею задержку на срабатывание 2 обеспечиваемую конденсаторами 25-28, большую , чем задержка на срабатывание t остальных элементов устройства.

При переходе распределител  из первого такта работы во второй, в котором Т1 О, Т2 1, после задержек на срабатывание т выходы элементов И-НЕ 3,4,6 и 7 принимают значени  соответственно 1, 1,0 и 0. В том же такте после задержки на срабатывание сигналы на выходах элементов И-НЕ 2 и 8 равны соответственно О и 1. Вследствие того, что Т jT , сост зани , которые могут возникнуть при неодновременном переключении элементов И-НЕ 4 и 6 не вызывают изменени  сигнала на выходе элемента И-НЕ 5 и второй)-триггер сохран ет свое состо ние (Q, О.

При переходе распределител  из второго в третий такт работы после задержки на срабатывание т сигналы на выходах элементов И-НЕ 6,7,9 и 10 имеют значени  соответственно 1,1, О и 0. После задержки на срабатывание fj сигналы на выходах элементов И-НЕ 5 и 11 станов тс  равным О и 1 соответственно. Так как задержка на срабатывание элемента И-НЕ 8 то при неодновременно переключении элементов И-НЕ 7 и 9 состо ние третьего D -триггера устройства не измен етс .

При переходе распределител  из второго такта к третьему после задержки на срабатывание Т сигналы на выходах элементов И-НЕ 1,9,10 и 12 принимают знач(ени  соответственно О, 1,1 и 0. После задержки на срабатывание fj состо ни  выходов элементов И-НЕ 2 и 8 станов тс  равными

Iи О соответственно. Так как задержка на срабатывание элемента И-НЕ

IIv больше, чем задержка на срабатывание f элементов И-НЕ 12 и

10, то при возможном сост зании между последними изменение состо ни  четвертого D -триггера устройства не происходит.

При переходе распределител  из четвертого в первое состо ние после задержки на срабатывание f выходы элементов И-НЕ 1,3,4 и 12 имеют состо ни , равные 1,0,0 и 1 соответственно . После задержки на срабатывание I-i состо ни  выходов элементов И-НЕ 5 и 11 станов тс  равными 1 и О соответственно. Благодар  тому, что задержка на срабатывание элемента И-НЕ 2 больше, чем задержка на срабатывание Т элементов И-НЕ 1 и 3 при неодновременном переключении последних состо ние первого D-триггера остаетс  неизменным.

Таким образом, в каждом такте работы устройства только на двух его выходах присутствует сигнал 1, Блок 2А контролирует наличие двух сигналов 1 из четырех. При этом на выходе блока 24 имеетс  сигнал 1, деблокирующий элементы И 16-19 и разрешающий формирование выходных сигналов распределител . В этом случае, если вес кодов, поступающих на входы 20-23 блока 24 контрол  отличен от 2, т.о на выходе блока 24 контрол  имеетс  сигнал О, что

позвол ет фиксировать неисправность контролируемого двухтактного распределител  непосредственно в процессе его функционировани  и запрещать формирование сигналов на выходах 29-32 устройства.

Технический эффект от использовани  изобретени  заключаетс  в повышении достоверности функционировани  распределител  путем обеспечени  контрол  состо ний распределител  и последующей блокировки ложных кодов на выход устройства.

Фиг 2

Такты

Claims (1)

1. ДВУХТАКТНЫЙ РАСПРЕДЕЛИТЕЛЬ, содержащий η Б -триггеров двухтактного действия на трех элементах И-НЕ^ причем прямой выход каждого предыдущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных Р -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетных Г -триггеров - с вторым тактовым входом распределителя, шина запуска которого соединена с установочным входом первого Р -триггера, отличающийся тем, что, с целью повышения достоверности функционирования, в него введены блок контроля πί и η , где m - вес кодов внутренних состояний, η - число выходов, элементы И, выходы которых являются соответствующими выходами распределителя, шина запуска которого соединена с установочным входом второго Б -триггера, причем прямой выход каждого Р -триггера соединен через конденсатор с общей шиной, первым входом соответствую- § щего элемента И и соответствующим входом блока контроля, выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Р -триггеров соединены с вторым тактовым входом распределителя, а вторые тактовые входы нечетных D -триггеров - с первым тактовым входом распределителя.

   SU „„ 1109903

   1109903 2