SU1392624A1

SU1392624A1 - Электронный распределитель

Info

Publication number: SU1392624A1
Application number: SU864009810A
Authority: SU
Inventors: Владимир Петрович Дикий
Original assignee: Предприятие П/Я А-7460
Priority date: 1986-01-21
Filing date: 1986-01-21
Publication date: 1988-04-30

Abstract

Изобретение относитс к автоматике и вычислительной Технике и может использоватьс в системах управлени и контрол . Цель изобретени - повышение помехозащищенности при одновременном упрощении устр-ва. Элект ронный распределитель (ЭР) содержит двухтактный кольцевой распределитель (ДКР) I, блок обнаружени ошибок 2, генератор 3 тактовой частоты, триггер 4 и элемент И 5. В исходном состо нии на всех выходах устр-ва, кроме последнего, присутствует логический о, а на последнем - 1. При поступлении сигнала запуска ДКР 1 начинает генерировать на выходах ЭР последовательность импульсов типа бегуща единица. При сбое в работе ДКР 1, в результате которого на его выходах исчезает 1 или по вл ютс несколько 1, блок обнаружени сигнал ошиб- устанавлиошибок 2 вырабатывает ки, по которому ДКР 1 ваетс в исходное состо ние. Через врем , равное периоду импульсов генератора 3, ДКР 1 возобновл ет работу . По сн етс работа блока обнаружени ошибки 2, ДКР 1 и всего устр- ва при сбое ДКР 1 типа пропуск такта синхронизации. 2 з.п. ф-лы, 3 ил. (Л

Description

00

;о

ND

Од

to

Изобретение относитс к автоматике и вычислительной технике и может найти применение в системах управлени и контрол .

Целью изобретени вл етс повышение помехозащищенности при одновременном упрощении.

На .1 изображена структурно- электрическа схема электронного paC пределител ; на фиг.2 - структурно- электрическа схема блока обнаружени ошибок; на фиг.З - структурно- электрическа схема двухтактного кольцевого распределител ,

Устройство содержит двухтактный кольцевой распределитель I, блок 2 обнаружени ошибок, генератор 3 тактовой частоты, триггер А и элемент И 5, причем блок 2 обнаружени оши- бок содержит первый 6 и второй 7 дешифраторы, первый триггер 8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент И- НЕ 10 и второй триггер 11, причем каждый из дешифраторов 6и 7 содержит элементы И 12 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 13, а двухтактный кольцевой распределитель 1 содержит первый 14 и второй 15 регистры, элемент ИЛИ 16 первый 17 и второй 18 триггеры.

Устройство работает следующим образом.

При отсутствии сигнала по входу запуска устройства электронный распределитель находитс в исходном сое то нии. На всех выходах устройства, кроме последнего разр да, присутствует о, в последнем разр де - 1. При этом на выходе устройства со скважностью, равной двум, посто нно генерируетс сигнал ошибки, который индицирует исходное, остановленное состо ние электронного распределител .

После подачи сигнала по входу запуска устройства этот сигнал ближайшим фронтом частоты, поступающей с генератора 3 тактовой частоты, записываетс в триггер 4, и двухтактный кольцевой распределитель I начинает на одних выходах электронного распределител генерировать последовательность импульсов типа бегуща единица, и сигнал на другом выходе электронного распределител исчеза- ет. При сбое в работе двухтактного кольцевого распределител 1, результатом которого вп етс по вление несколтлхих ециниа fta его выходах.

Q 5

0 5 0

5 0

5

0

вьфабатываетс сигнал ошибки на выходе устройства, и этим же сигналом двухтактный кольцевой распределитель 1 устанавливаетс в исходное состо ние . Через врем , равное периоду повторени импульсов генератора 3 тактовой частоты, сигнал ошибки снимаетс , и двухтактный кольцевой распределитель 1 возобновл ет свою работу . Пример вз т дл нечетного числа единиц на выходах двухтактного кольцевого распределител 1. При четном числе единиц работа устройства не измен етс , но на третьем входе элемента И-НЕ 10 при возобновлении ошибки по вл етс уровень О.

При сбое двухтактного кольцевого распределител 1, характеризующемс исчезновением единиц на его выходах, формирование сигнала ошибки происходит согласно описанному. После установки двухтактного кольцевого распределител 1 в исходно.е состо ние сигнал ощибки снимаетс и помехоустойчивый распределитель возобновл ет свою работу.

При сбое двухтактного кольцевого распределител 1 типа пропуск такта синхронизации, когда 1 присутствует на одном выходе устройства в течение времени,большего периода повторени импульсов в генераторе 3 тактовнй частоты,электронный распределитель работает следующим образом.

Так как второй триггер 11 перезаписываетс в каждом такте, то в случае, когда информаци на втором выходе первого дешифратора 6 не измен етс хот бы в течение двух тактов , на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 9 происходит совпадение и на его выходе устанавливаетс уровень О, что далее и приводит к формированию ошибки на выходе устройства.

После установлени электронного распределител в исходное состо ние сигнал ошибки снимаетс и работа помехоустойчивого распределител возобновл етс .

Если в результате неисправности двухтактного кольцевого распределител 1 после формировани сигнала ошибки он не приводитс в исходное состо ние и на выходах устройства продолжает присутствовать ошибочна комбинаци , то сигнал ошибки на выходе устройства продолжает генерироватьс с частотой, равной половине тактовой частоты и скважностью 2.

Во всех описанных случа х на первом и втором входах устройства присутствует уровень о. Дл организации режима самопроверки необходимо на первый вход устройства подать уровень 1, в результате чего на выходе первогб триггера 17 возникает внеочередна 1. На выходе устройства должен сформироватьс сигнал ошибки.

Если на второй вход устройства подать уровень 1, а на первом входе устройства восстановить уровень О, то в момент времени, когда I в нормальном режиме должна была бы записатьс в первый триггер 17, пос- ледниЙ1 в состо ние 1 не перейдет , так как находитс в обнуленном состо нии по входу установки в О. На выходах устройства возникает сбой типа исчезновение единицы, в ре

разбросом параметров нагрузки по выходам электронного распределител . Упрощена схема блока 2 обнаружени ошибок за счет исключени из схемы аналоговых элементов высокой точности . Обеспечен режим самопроверки элементов схемы электронного распределител .

Claims

1. Электронный распределитель, содержащий генератор тактовой частоты , двухтактный кольцевой распределитель , информационные выходы которого подьслючены к информационным входам блока обнаружени ошибок, выход которого подключен к установочному входу двухтактного кольцевого распределител , запускающий вход которого соединен с выходом элемента И, о тличающии целью повышени

с тем, что, с помехозащищенности

зультате чего также должен сформиро-25 при одновременном упрощении, введен

ватьс сигнал ошибки на выходе устройства .

Таким образом, при нарушении нормальной работы электронного распределител на выходе устройства генерируетс сигнал ошибки.

Если нарушение в работе вызвано сбоем двухтактного кольцевого распределител 1 , то сигналом ошибки двухтактный кольцевой распределитель 1 устанавливаетс автоматически в исходное состо ние и возобновл етс нормальна работа электронного распределител .

Если же нарушени в работе электронного распределител вызваны неис правностью двухтактного кольцевого

распределител 1, то сигнал ошибки генерируетс на выходе устройства

посто нно в виде последовательности импульсов. Имеетс также возможность организации режима самопроверки элементов схемы электронного распределител .

Помехоустойчивость электронного распределител повышена за счет исключени сбоев распределител при воздействии помех по входу запуска, а также за счет исключени сбоев распределител вследствие начальной установки по сигналу ошибки при изменении амплитуды импульсов на выходах в пределах уровн 1 и изменении длительности фронтов, вызванных

30

35

40

45

50

55

триггер, выход которого подключен к первому входу элемента И, второй вход которого соединен с управл ющим выходом двухтактного кольцевого распределител , а выход генератора тактовой частоты подключен к счетному входу триггера и синхронизирующим входам двухтактного кольцевого рас г- пределител и блока обнаружени ошибок .

2. Распределитель по п.1, о т л и чающийс тем, что блок обнаружени ошибок содержит первый дешифратор , последовательно соединенный второй дешифратор, первый триггер , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ и второй триггер, выход кб торого подключен к второму входу пер вого триггера, первый и третий входь: которого соединены соответственно с вторым входом элемента ИСКЛЮЧАЮЩЕЕСЯ ИЛИ и вторым входом второго триггера, первый и второй выходы первого дешифратора подключены соответственно к второму и третьему входам элемента И-НЕ, первый и второй выходы второго дешифратора подключены соответственно к управл ющему вхо ду первого дешифратора и третьему входу элемента И-НЕ, выход второго триггера вл етс выходом блока обна ружени ошибок, CHHxpoHHSHpyirnipiM и информационными входами которого вл ютс соответственно третий гход

30

35

40

45

50

55

2. Распределитель по п.1, о т л и - чающийс тем, что блок обнаружени ошибок содержит первый дешифратор , последовательно соединенный второй дешифратор, первый триггер , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И-НЕ и второй триггер, выход кб- торого подключен к второму входу первого триггера, первый и третий входь: которого соединены соответственно с вторым входом элемента ИСКЛЮЧАЮЩЕЕСЯ ИЛИ и вторым входом второго триггера, первый и второй выходы первого дешифратора подключены соответственно к второму и третьему входам элемента И-НЕ, первый и второй выходы второго дешифратора подключены соответственно к управл ющему входу первого дешифратора и третьему входу элемента И-НЕ, выход второго триггера вл етс выходом блока обнаружени ошибок, CHHxpoHHSHpyirnipiM и информационными входами которого вл ютс соответственно третий гход

первого триггера и информационные входы первого и второго дешифраторов ,

3, Распределитель по п.1, о т л и чающийс тем, что двухтактный кольцевой распределитель содержит первый и второй регистры, последовательно соединенные элемент ИЛИ, первый триггер и второй триггер, вто рой вход которого, а также первые входы первого и второго регистров и второй вход первого триггера объединены , выходы второго регистра подключены к первому входу элемента ИЛИ

|0

15

и вторым входам первого регистра, третий и четвертый входы и выходы которого соединены соответственно с третьим и четвертым входами первого триггера и вторыми входами второго регистра, при этом выходы первого регистра вл ютс информационными выходами двухтактного кольцевого распределител , управл ющим выходом, установочным, счетным и эапускаю1цим входами которого вл ютс соответственно выход второго триггера, тре- тий, первый и четвертый входы перво-т го регистра.

Ч

м-

Фиг. 2

Фие.З