SU1166118A1 - Устройство дл контрол @ -разр дного распределител импульсов - Google Patents

Устройство дл контрол @ -разр дного распределител импульсов Download PDF

Info

Publication number
SU1166118A1
SU1166118A1 SU843684846A SU3684846A SU1166118A1 SU 1166118 A1 SU1166118 A1 SU 1166118A1 SU 843684846 A SU843684846 A SU 843684846A SU 3684846 A SU3684846 A SU 3684846A SU 1166118 A1 SU1166118 A1 SU 1166118A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
distributor
trigger
outputs
Prior art date
Application number
SU843684846A
Other languages
English (en)
Inventor
Николай Федорович Сидоренко
Григорий Николаевич Тимонькин
Вячеслав Сергеевич Харченко
Борис Владимирович Остроумов
Сергей Николаевич Ткаченко
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU843684846A priority Critical patent/SU1166118A1/ru
Application granted granted Critical
Publication of SU1166118A1 publication Critical patent/SU1166118A1/ru

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ Ц-РАЗРЯДНОГО РАСПРЕДЕЛИТЕЛЯ ИМПУЛЬСОВ , содержащее триггер ошибки, мажоритарный элемент, первый элемент И, первьй элемент ИЛИ и элемент ШШ-НЕ| причем выходы разр дов с пер,- , вого по (п-2)-й контролируемого распределител  импульсов соединены с соответствующими входами первого элемента ШШ, выход которого соединен с первым входом мажоритарного элемента и первым взводом элемента ИЛИ-НЕ, выход

Description

контролируемого распределител  импульсов , П -и выход которого соединен с инверсным входом п того элемента И, выход элемента ИЛИ-НЕ соединен с пр мым входом п того элемента И, выход которого соединен с перг
вым входом второго элемента ИЛИ, выход мажоритарного элемента св зан с вторым входом второго элемента ИЛИ, выход которого сое .динен с 3 -и К - входами триггера ошибки.
V 1 . Изобретение относитс  к цифровой вычислительной технике и может быть испапьзовано в ЭВМ и цифровых систе мах с повышенной достоверностью функционировани . Целью изобретени   вл етс  повышение точности контрол . Сущность изобретени  состоит в увеличении полноты контрол  путем расширени  множеств обнаруживаемых отказов, а также повышении помехоус тойчивости за счет исключени  возмо ности формировани  ложных импульсов при включении питани . В предлагаемом устройстве осуществл етс  контроль устойчивых и н устойчивых отказов, приход щих к по влению ложных нулевых сигналов на выходе распределител  импульсов. Введение генератора импульсов, второго элемента И и их св зей позвол ет осуществл ть формирование и управл ть подачей тактовых импуль сов в устройстве. Введение третьего и четвертого элементов И, триггера управлени  и обусловленных ими св зей позвол ет исключить прохождение на триггер ошибки первого синхроимпульса с цел исключени  формировани  ложного сиг нала ошибки. Введение п того з хемента И, второго элемента ИЛИ и их св зей обеспечивает формирование сигнала ошибки при по влении отказов или сбоев, привод щих к пропадению импульсов на выходе распределител . Введение группы элементов И и их св зей позвол ет блокировать вьщачу импульсов на выход распределител  в случае по влени  ошибки. Введение элемента задержки и его св зей позвол ет исключить по вление ложных импульсов на выходах распределител  при включении питани . Таким образом, введенные новые элементы и св зи позвол ют увеличить полноту контрол  и помехоустойчивость устройства. На чертеже представлена функциональна  схема устройства дл  контрол  распределител  импульсов. Устройство дл  контрол  распределител  импульсов (фиг. 1) содержит контролируемый распределитель 1 импульсов, генератор 2 импульсов, элемент 3.задержки включени , триггеры управлени  А и ошибки 5, мажоритарный элемент 6, первый 7, второй 8, третий 9, четвертый 10 и п тый 11 элементы И, группу элементов И 12.1-12 (п-1), первый 13 и второй 14 элементы ИЛИ, элемент ИЛИ-НЕ 15, а также вход 16 пуска, установочный вход 17, группу выходов 18 и выход 19 ошибки устройства . С первого по (-2)-й выходы контролируемого распределител  1 . соединены с входами первого элемента ИЛИ 13, выход которого соединен с первым входом мажоритарного элемента 6 и первым входом элемента ИЛИ-НЕ 15, (п-1)-й выход контролируемого распределител  соединен с вторым входом мажоритарного злемента 6 и вторым входом элемента ИЛИ-НЕ 15, вьЬсод которого соединен с первым управл ющим входом контролируемого распределител , ц-и выход контролируемого распределител  1 сдвига соединен с третьим входом мажоритарного элемента 6 и первым входом первого элемента И 7, выход которого соединен с первым ВЫХОДОМ группы выходов 18 устройства . Установочный вход 17 устрой31
ства соединен с R -входом триггеру 5. ошибки, единичный и нулевой выходы которого соединены соответственно с выходом 19 ошибки устройства и вторым входом первого элемента И 7 соответственно. Вход 16 пуска устройства и выход генератора 2 импульсов соединены соответственно с первым и вторым входами второго элемента И 8, выход которого соединен с входом синхронизации С контролируемого распределител  1, первыми входами третьего 9 и четвертого 10 элементов И. Уста-, новочный вход 17 устройства соединен с установочным входом R регистра сдвига и , R -входом триггера 4 управлени , нулевой выход которого соединен с третьим входом второго элемента И 8 и с вторым входом третьего элемента И 9, выход которого соединен с ,С и 1С входами триггера 4 управлени . Единичный выход триггера 4 управлени  соединен с вторым входом четвертого элемента И 10, выход которого соединен с -С -входом триггера 5 ошибки . С первого по (п-1)-й выходы контролируемого распределител  1 соединены с первыми входами первого 12,1-(п-1)-го 12X1-1)-го элементов И группы соответственно, выходы которых соединены с вторыми И -ми выходами группы выходов 18 устрой-ства . Выход элемента 3 задержки включени  и выход нулевого потенциала источника -питани  соединены соответственно с вторым управл ющим V 2 и информационными О 1- Oft входами контролируемого распределите л  сдвига, ц -и выход которого соеди нен с инверсным входом п того элемента И 11. Выход элемента Ш1И-НЕ 15 соединен с пр мым входом п того элемента, И 11, выход которого соединен с первым входом второго элемента ИЛИ 14, Выход мажоритарного элемента 6 соединен с вторым входом второго элемента ИЛИ 14, выход которого соединен с 3 -и k -входами триггера 5 ошибки.
Назначение элементов устройства л  контрол  распределени  импульов следующее.
Контролируемьй распределитель 1 мпульсов предназначен дл  формировани  импульсов, поступающих через группу элементов И 12.1-12.(п-1) и
66118.4
элемент И 7 на выход 18 устройства, Он имеет первый VI и второй V2 управл ющие входы, информационные . входы D1 - 3)/, вход С синхроннза5 ции и установочный R -вход. Контролируемый распределитель 1 устанавливаетс  в исходное (нулевое) состо ние при поступлении на его устано ,вочный вход единичного сигнала.
fО Режим сдвига информации задаетс  подачей нулевого сигнала на второй управл ющий вход V2.
Сдвиг информации на один разр д осуществл етс , вс кий раз при поступлении на его вход С импульса синхронизации по его задйему фронту. При этом в первый разр д контролируемого распределител  записываетс  значение сигнала, которьй присутствует в этот момент на его первом управл ющем входе VI. .
Генератор 2 импульсов предназнач .ен дл  формировани  последовательности пр моугольных импульсов,
25 необходимых дл  функционировани  устройства. Он представл ет собой замкнутую автоколебательную цепь, . начинает функционировать непосредственного после подачи питани  и
30 не требует дополнительных управл ющих воздействий.
Элемент 3 задержки включени  обеспечивает формирование нулевого управл ющего сигнала на второй V 2 д, управл ющий вход регистра с задержкой по отношению к моменту подачи питающего напр жени , что исключает неправильное функционирование pac-i пределител  1 из-за переходных про„ . цессов, вызванных.включением питани , а следовательно, повьшает помехоустойчивость.
Триггер 4 управлени  предназначен дл  запрещени  прохождени 
5 первого импульса последовательности синхроимпульсов, формируемой генератором 2 импульсов, на вход С триггера 5 ошибки.
Он устанавливаетс  в исходное
50 состо ние по сигналу Сброс, поступающему на его вход R . В этом состо нии он единичным сигналом с инверсного выхода открьшает элемент И 9 и нулевым сигналом с пр мого
5 выхода закрьгоает элемент И 10,
первьй синхроимпульс с выхода элемента И 8 проходит через элемент И 9 и поступает на объединенные , C и К -входы триггера 4 управлени . Через элемент И 10 он не проходит. Своим задним фронтом он переключает триггер 4 в единичное состо ние, в результате чего открьгоаетс  элемент И 10 и закрываетс  элемент И 9. Благодар  этом все последующие импульсы синхропоследовательности проход т через элемент И 10 на вход С триггера 5 ошибки. Триггер 5 ошибки предназначен дл  фиксации сигнала ошибки в рабо распределител  импульсов, формировани  сигнала опшбки, вьздаваемого на выход 19 устройства, и запрещени  вьщачи импульсов через группу элементов И 12.1-12.(п-1-1) и элемент И 7 на выход 18 устройства. Мажоритарный элемент 6 формируе сигнал ошибки, которьй через элемент ИЛИ 14 поступает на 3 и К-вх ды триггера 5, вызыва  ejо переклю чение в единичное- состо ние. Едини ный сигнал на выходе мажоритарного элемента 6 формируетс  при по влении единичных сигналов на двух . и более его входах, которые подключены соответственно к выходу элемента ИЛИ 13, к (ш-О-му и п -м выходам распределител  1. Таким образом, по вление двух и более единиц на входах мажоритарного элемента 6 свидетельствует об одно временном по влении двух и более единичных сигналов на выходах распределител  1, т.е. о его неправильном функционировании. Элемент И 7 и группа элементов И 12,1-12.(п-1) запрещают вьщачу выходньк сигналов распределител  1 на выход 18 устройства, если устро ством контрол  зафиксировано непра випьное его функционирование и триггер 5 контрол  переключилс  в единичное состо ние. Тем самым исключаетс  наличие ложных сигнало на выходах устройства. Элемент И 8 управл ет подключением генератора 2 импульсов к входам распределител  1 и элементов И 9 и 10. При наличии единичного потенциала на входе 16 пуска устройства он поступает нд вход элеме та И 8 и разрешает прохождение импульсов с выхода генератора 2 на входы элементов схемы устройства. Элемент И 11 формирует сигнал ошибки, который через элемент ИЛИ 1.4 управл ет переключением триггера 5 ошибки. На инверсный вход элемента И 11 поступает сигнал с выхода п -го разр да распределител  1, а на -пр мой его вход - сигнал записи единицы в первый разр д распределител  1, формируемый эле- , ментом ИЛИ-НЕ 15. Одновременное наличие этих сигналов свидетельствует об исправной работе распределител  1 и единичный сигнал на выходе элемента И 11 не формируетс . При ложном пропадании импульса на выходе распределител  1 элемент ИЛИ-НЕ 15 сформирует единичный сигнал в то врем  как на 11 -м выходе распределител  1 сигнал будет отсутствовать. Это приведет к по влению единичного сигнала на. выходе элемента И 11.. Элемент ИЛИ 13 формирует единичный сигнал при наличии единичного сигнала на одном и более выходах 1-(П-2) распределител  1. Элемент ИЛИ 14 собирает сигналы ошибки, формируемые мажоритарным элементом 6 и элементом И 11, и управл ет переключением триггера 5 ошибки. Элемент ИЛИ-НЕ 15 предназначен дл  формировани  единичного сигнала на первый управл ющий вход V1 распределител  1, когда на всех выходах, за исключением п -го выхода распределител  1 присутствуют нулевые сигналы . Этим обеспечиваетс  цикличность работы распределител  1. Устройство дл  контрол  распределител  импульсов работает следующим образом. После подачи питани  на устройство генератор 2 импульсов начинает формирование последовательности синхроимпульсов заданной частоты. Элемент задержки включени  после подачи питани  с задержкой, превьшаю- щей врем  переходных процессов, вызванных включением,питани , формирует на своем выходе нулевой сигнал , разрешающийЬаботу распределител  1 в режиме сдвйгА информации. После этого на вход 17 устройства подаетс  сигнал сброса, который устанавливает все элементы пам ти устройства в исходное (нулевое) состо ние . На входе VI распределител  1 присутствует единичный сигнал, фор7 мируемый элементом ИЛМ-НЕ 15. Устройство готово к работе. Запуск устройства осуществл етс подачей единичного потенциала на вход 16 устройства, который открьго ет элемент И 8, Импульсы с В1зкода генератора 2 поступают на входы распределител  1 и элементов И 9 и 10 устройства. Первый тактовый импульс своим задним фронтом записьшает-в первый разр д распределител  1 единицу. На первом выходе распределител  1 по вл етс  высокий потенциал, кото ;рьй через открытый элемент И 12.1 проходит на выход 18 устройства. Одновременно первый тактовый импул переключает своим задним фронтом триггер 4 управлени  в единичное состо ние-. Последний закрывает эле мент И 9 и открывает элемент И 10. Единичный сигнал с первого выхода распределител  1 проходит через эле мент ИЛИ 13 на вход элемента ИЛИНЕ 15 в результате чего на входе V распределител  1 по вл етс  нулево сигнал. Второй и последующие тактовые импульсы последовательно сдвигают записанную единицу. Когда единица переписываетс  в (п-1)-й разр д, на выходе элемента ИЛИ 13 по вл ет нулевой сигнал, а когда сдвигаетс  на h-и разр д распределител  1, на обоих входах элемента ИЛИ-НЕ 15 по вл ютс  нулевые сигналы. В резул тате на его выходе вьщаетс  единич ный сигнал, который поступает на вход - V 1 распределител  1. Очередной (П.+ 1)-й тактовый импульс обнул ет ц -и разр д распределител  1 и записывает единицу в его первый разр д. Далее работа устройства циклически повтор етс . При отсутствии ошибок на выходах мажоритарного элемента 6 и элемента И 1 1 сохран етс  нулевое значение сигнала и триггер 5 ошибки оста етс  в нулевом состо нии. Если в результате неправильного функционировани  на выходах распределител  1 по витс  более одной единицы, то после того, как перва  из единиц в результате сдвига достигнет (n-l)-ro разр да, на двух 188 входах мадЕоритарного элемента 6 по витс  единица и его вь ходной сигнап через элемент ИЛИ 14 поступит на 1- и К -входы триггера 5 ошибок, который по заднему фронту очередно;го тактового импульса переключитс  в единичное состо ние. Сигнал ошибки с единичного выхода триггера 5 поступает на выход 15 .устройства, а нулевой сигнал с его инверсного выхода запретит выдачу импульсов через элементы И 12.1-12.(п-1) элемент И 7 на выход 18 устройства и запретит прохождение последующих тактовых импульсов через элемент И 8 на входы распределител  1 и триггера 5 ошибки . Если в результате отказа одного из разр дов распределител  или обрьша мажоритарного св зей единичный сигнал на всех выходах распределител  1 пропадает, на выходе элемента ИЛИ-НЕ 15 по вл етс  единичный сигнап, который поступает на вход элемента И 11. Так как на инверсном входе элемента И 11 в этом случае будет отсутствовать единичный .запрещающий сигнал, то на выходе элемента И 1 1 по витс  единичный сигнал, который пройдет через элемент ИЛИ 14 и по очередному тактовому импульсу переключит триггер 5 ошибки в единичное состо ние. Последний, как и в предыдущем случае, вьдает сигнал ошибки на выход 19 устройства, нулевым сигналом с инверсного выхода закроет элементы И 12.1-12(п-1) и элемент И 7 и запретит прохождение импульсов от генератора 2 через элемент И 8. После восстановлени  функционировани  устройства на вход 17 подаетс  сигнал установки в исходное состо ние , который приведет триггеры 4 и 5 и распределитель 1 в нулевое состо ние и подготовит устройство к повторному функционированию. Таким образом., применение предлагаемого изобретени  позволит строить надежные устройства распределени  импульсов дл  ЭВМ, цифровых вычислительных и управл ющих систем. В отличии от известньтх предлагаемое устройство позвол ет существенно расширить класс обнаруживаемых отказов и повысить помехоустойчивость схемы.

Claims (1)

  1. Авторское свидетельство СССР № 955074, кл. G 06 F 11/18, 1980. (.54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И-РАЗРЯДНОГО РАСПРЕДЕЛИТЕЛЯ ИМПУЛЬСОВ, содержащее триггер ошибки, мажоритарный элемент, первый элемент И, первый элемент ИЛИ и элемент ИЛИ-НЕ(причем ‘выходы разрядов с пер,- . вого по (ц-2)-й контролируемого распределителя импульсов соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первым входом мажоритарного элемента и первым входом элемента ИЛИ-НЕ, выход (п-1)-го разряда конт-: ролируемого распределителя импуль^сов соединен с вторым входом мажори’тарного элемента и вторым входом элемента ИЛИ-НЕ, выход которого соединен с входом записи контролируемого распределителя импульсов, п-й выход которого соединен с третьим .
    , входом мажоритарного элемента и первым входом первого элемента И, выход которого соединен с первым выходом группы выходов устройства, · установочный вход устройства соединен с R -входом триггера ошибок, |единичный и нулевой выходы которого соединены соответственно с выходом ошибки устройства и вторым входом первого элемента И соответственно, отличающееся тем, что, с целью повышения точности контроля, в устройство введены генератор импульсов, элемент задержки включения, триггер управления, второй, третий, четвертый и пятый элементы И, группа из (П-1) элементов И и второй элемент ИЛИ, причем вход пуска устройства и выход, генератора импульсов соединены соответственно с первым и вторым входами второго элемента И, выход которого связан с входом синхронизации контролируемого распределителя импульсов, первыми входами третьего и четвертого элементов И, установочный вход устройства является установочным входом контролируемого распределителя импульсов и нулевым входом триггера управления, нулевой выход которого соединен с третьим входом второго элемента И и с вторьм входом третьего элемента И, выход которого :соединен со счетным входом триггера управления, единичный выход триггера управления соединен с вторым входом четвертого элемента И, выход которого связан с входом синхронизации триггера ошибки, выходы контролируемого распределителя с первого по (п-1)-й соединены с первыми входами соответствующих элементов И группы, выходы которых являются группой выходов устройства, выход элемента задержки включения соединен с входом пуска .SU... 1166118 вым входом второго элемента ИЛИ, выход мажоритарного элемента связан ' контролируемого распределителя импульсов, и -й выход которого соединен с инверсным входом пятого элемента И, выход элемента ИЛИ-НЕ соединен с прямым входом пятого элемента И, выход которого соединен с перг с вторым входом второго элемента ИЛИ, динен с 5 -и ра ошибки.
SU843684846A 1984-01-03 1984-01-03 Устройство дл контрол @ -разр дного распределител импульсов SU1166118A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843684846A SU1166118A1 (ru) 1984-01-03 1984-01-03 Устройство дл контрол @ -разр дного распределител импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843684846A SU1166118A1 (ru) 1984-01-03 1984-01-03 Устройство дл контрол @ -разр дного распределител импульсов

Publications (1)

Publication Number Publication Date
SU1166118A1 true SU1166118A1 (ru) 1985-07-07

Family

ID=21097565

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843684846A SU1166118A1 (ru) 1984-01-03 1984-01-03 Устройство дл контрол @ -разр дного распределител импульсов

Country Status (1)

Country Link
SU (1) SU1166118A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Букреев М.Н. и др. Микроэлектрические схемы цифровых устройств. М., Советское радио, 1975, с. 202-207, Авторскоесвидетельство СССР № 529438, кл. G 06 F 11/00, 1975. Авторское свидетельство СССР № 955074, кл. G 06 F 11/18, 1980, (.54) *

Similar Documents

Publication Publication Date Title
US4322580A (en) Clock selection circuit
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU1166118A1 (ru) Устройство дл контрол @ -разр дного распределител импульсов
US4741005A (en) Counter circuit having flip-flops for synchronizing carry signals between stages
US5005193A (en) Clock pulse generating circuits
US3688200A (en) Automatic clock pulse frequency switching system
JPH0616277B2 (ja) 事象配分・結合装置
RU2332783C2 (ru) Селектор импульсов по длительности
SU1603389A1 (ru) Устройство дл контрол последовательностей импульсов
US5459752A (en) Simple digital method for controlling digital signals to achieve synchronization
RU1784981C (ru) Устройство дл контрол последовательности прохождени сигналов
SU1354195A1 (ru) Устройство дл контрол цифровых узлов
SU1647573A1 (ru) Устройство дл контрол последовательностей импульсов
SU1359904A1 (ru) Устройство контрол двоичных счетчиков с последовательным вводом информации
SU1034162A1 (ru) Устройство дл формировани серий импульсов
SU1324091A1 (ru) Генератор псевдослучайных чисел
SU1401513A1 (ru) Устройство дл отображени информации на газоразр дной индикаторной панели
RU2118042C1 (ru) Многоканальный датчик одиночных импульсов
RU1807448C (ru) Устройство дл программного управлени
SU813433A1 (ru) Резервированный генератор тактовыхиМпульСОВ
SU1054930A1 (ru) Резервированный генератор импульсов
SU858108A1 (ru) Регистр сдвига
SU1485222A1 (ru) Уctpoйctbo для cиhxpohизaции
SU1128260A2 (ru) Устройство дл контрол распределител
SU1091159A1 (ru) Устройство управлени