RU1784981C - Устройство дл контрол последовательности прохождени сигналов - Google Patents
Устройство дл контрол последовательности прохождени сигналовInfo
- Publication number
- RU1784981C RU1784981C SU914936580A SU4936580A RU1784981C RU 1784981 C RU1784981 C RU 1784981C SU 914936580 A SU914936580 A SU 914936580A SU 4936580 A SU4936580 A SU 4936580A RU 1784981 C RU1784981 C RU 1784981C
- Authority
- RU
- Russia
- Prior art keywords
- input
- elements
- inputs
- output
- signal
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол последовательности потенциальных сигналов. Цель изобретени - расширение функциональных возможностей устройства. Устройство содержит входы 2 контролируемых сигналов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элементы НЕ 5, И 6, ИЛИ 7, 8, сдвигающий регистр 9, мультиплексор 10, счетчик 11, элементы НЕ 12, 13, И 14, 15, Устройство обеспечивает контроль очередности поступлени потенциальных сигналов, обнаруживает пропадание этих сигналов после поступлени в процессе дальнейшего контрол , формирование адреса сбойного сигнала. 2 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол последовательности потенциальных сигналов.
Известно устройство дл контрол последовательности прохождени сигналов, содержащее триггеры, элементы И-НЕ, НЕ
1.
Недостаток известного устройства заключаетс в низкой информативности, обусловленной невозможностью определени признака (адреса, номера) сбойного сигнала .
Наиболее близким к предлагаемому по технической сущности вл етс устройство дл контрол последовательности прохождени сигналов, содержащее триггеры, элементы ИЛИ, И-НЕ, НЕ, формирователи импульсоа, элементы задержки, сдвигающий регистр, блок сравнени 2.
В случае контрол известным устройством последовательности потенциальных
сигналов, неизмен ющихс в процессе контрол , оно не обнаруживает сброс (пропадание ) сигналов в процессе контрол Кроме того, пос е обнаружени ошибки очередности сигналов и восстановлении правильной очередности сигналов известное устройство не обеспечивает продолжение контрол данной последовательности сигналов, т.к. в нем требуетс установка всех элементов в исходное состо ние и повторный ввод контролируемой последовательности сигналов, что ограничивает его Функциональные возможности . Кроме того, в известном устройстве не формируетс признак сигнала, вызвавшего ошибку очередности или пропадани (его номер, адрес и т.п), что ограничивает информативные возможности известного устройства.
Цель изобретени - расширение функциональных возможностей за счет обнаружени пропадани контролируемых сигналов и расширение информативных
сл
С
-А 4
00
4
Ю
00
возможностей устройства путем формировани номера сбойного сигнала в процессе контрол последовательности потенциальных сигналов.
Поставленна цель достигаетс тем, что в устройство дл контрол последовательности прохождени сигналов, содержащее группу элементов И, первый элемент ИЛИ, выход которого соединен с тактовым вхо- дочм Т5д вйгаТощего регистра, вход установки в нуль которбго соединен с вТоДо м начальной установки устройства, информационный вход - с шиной логической единицы устройства, первый элемент НЕ, выход которого соединен с первым входом первого элемента И, второй элемент НЕ, второй элемент И, в него введены группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группа элементов НЕ, второй элемент ИЛИ, счетчик, мультиплексор, причем информационные входы устройства соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с входами втбрбго элемента ИЛИ и первыми входами соответствующих элементов И группы, выходы которых соединены с входами первого элемента ИЛИ и первой группой информационных входов мультиплексора, втора группа информационных входов которого соединена с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых соединены с выходами соответствующих разр дов сдвигающего регистра, выход последнего разр да которого вл етс выходом сигнала окончани контрол устройства, выход первого элемента ИЛИ соединен с входом первого элемента НЕ и с первым входом второго элемента И, выход второго элемента ИЛИ соединен с третьим входом первого элемента И и через второй элемент НЕ - с входом установки в нуль счетчика, счетный вход которого соединен с тактовым входом устройства, управл ющий вход - с выходом мультиплексора и вторыми входами первого и второго эпементов И, выходы которых соединены соответственно с выходами сигналов ошибки сброса и ошибки очередности устройства, а выходы старших разр дов счетчика соединены с адресными входами мультиплексора и адресными выходами устройства .
Функциональна схема устройства приведена на фиг. 1, временные диаграммы его работы - на фиг. 2.
Устройство содержит вход 1 начальной установки, входы 2 контролируемых потенциальных сигналов, вход 3 тактовых импульсов , группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, группу элементов НЕ 5. группу элементов И 6, первый элемент ИЛИ 7, второй элемент ИЛИ 8, сдвигающий регистр 9, мультиплексор 10, счетчик 11, первый элемент НЕ 12, второй элемент НЕ 13, первый
элемент И 14, второй элемент И 15.
Все элементы устройства могут быть выполнены , например, на микросхемах 564-й серии.
Вход 1 соединен с входом сброса реги0 стра 9, выходы которого соединены с вторыми входами соответствующих элементов 4 и через элементы НЕ 5 -с входами элементов И 6. Первые входы элементов 4 вл ютс входами 2 сигналов. Выходы элементов 4
5 соединены с входами соответствующих элементов И 6, элементом ИЛИ 8 и группой первых входов мультиплексора 10. Выходы элементов И б соединены с другой группой входов мультиплексора 10 и с элементом
0 ИЛИ 7, выход которого соединен с тактовым входом регистра 9, D-вход которого соединен с щиной лог. 1. Выход элемента ИЛИ
7соединен с элементом И 15 и через элемент НЕ 12 - с элементом И 14, Выход
5 мультиплексора 10 соединен с управл ющим входом счетчика 11, счетный вход которого соединен с входом 3, и с выходами элементов И 14, И 15. Выход элемента ИЛИ
8соединен с элементом И 14 и через эле- 0 мент НЕ 13 с входом сброса счетчика 11,
выходы старших разр дов которого соединены с адресными входами мультиплексора 10 и адресными выходами устройства. Выход m-ro разр да регистра 9 и выходы эле5 ментов И 14, 15 вл ютс соответственно выходами окончани контрол , ошибки сброса и ошибки очередности сигналов устройства .
Устройство работает следующим обра0 зом. „
Контролируемые сигналы в виде единичных потенциальных сигналов в определенной очередности подаютс на входы 2 соответствующих элементов ИСКЛЮЧАЮ5 ЩЕЕ ИЛ И 4, причем после поступлени единичное состо ние этих сигналов должно сохран тьс на входах 2 до окончани процесса контрол . Контролируемые сигналы подаютс следующим образом: сигнал, по0 ступающий первым, - на вход 2-1, сигнал, поступающий вторым, - на вход 2-2, и т.д., сигнал, поступающий п-м, - на вход 2-п. Перед началом контрол сигнал начальной установки 1 устанавливает в нулевое поло5 жение регистр 9. При этом на входах элементов 4 совпадают нулевые сигналы, на выходах элементов 4 и на выходе элемента ИЛИ 8 также устанавливаютс нулевые сигналы . На выходе элемента НЕ 13 устанавливаетс единичный сигнал, который
удерживает счетчик 11 в нулевом положении . Первый сигнал 2-1 последовательности вызывает рассогласование сигналов на входе элемента 4-1, на выходе которого формируетс единичный сигнал. Этот сиг- нал через элементы ИЛИ 8, НЕ 13, снимает единичный сигнал с входа сброса счетчика 11, который включаетс в режим счета тактовых импульсов 3. Одновременно сигнал элемента 4-1 проходит через элемент И 6-1, подготовленный к открытию единичным сигналом элемента НЕ 5-1, на элемент ИЛИ 7. Фронтом сигнала с выхода элемента ИЛИ 7 в регистре 9 производитс сдвиг на один шаг сигнала лог, 1, установленного посто нно на D-входе этого регистра, и формируетс единичный сигнал на выходе первого разр да регистра 9. Этот сигнал через элемент НЕ 5-1 закрывает элемент И 6-1 и подаетс на второй вход элемента 4-1, на входах которого теперь совпадают единичные сигналы. При этом на выходе элемента 4-1 устанавливаетс нулевой сигнал и через элементы ИЛИ 8, НЕ 13, счетчик 11 снова устанавливаетс в нулевое положе- ние. Счетчик 11 выполн ет функции таймера и формировател адресов дл мультиплексора 10, адреса формируютс старшими разр дами счетчика, Врем заполнени счетчика 11 до начала формирова- ни адресов превышает врем указанных выше переключений в устройстве в процессе контрол , поэтому при правильной очередности сигналов счетчик 11 не успевает начать формирование адресов и сбрасыва- етс в нулевое положение. Аналогично контролируютс все последующие сигналы, поступающие по входам 2-2...2-п. При этом последовательно каждый из них сдвигает лог. 1 в регистре 9 на один шаг, на выходах регистра 9 формируютс и сохран ютс единичные сигналы, поступающие на соответствующие элементы ИСКЛЮЧАЮЩЕЕ ИЛИ А. После контрол последнего п-го сигнала на n-м выходе регистра 9 форми- руетс сигнал, который подаетс на выход устройства и свидетельствует о завершении контрол данной последовательности сигналов.
При нарушении очередности поступле- ни сигналов устройство работает следующим образом, например, первым поступает сигнал по входу 2-п, при этом формируетс единичный сигнал на выходе элемента 4-п. Этот сигнал через элементы ИЛИ 8, НЕ 13 включает счетчик 11, через элемент ИЛИ 8 подготавливает к открытию элемент И 14, а через элементы И 6-п, ИЛИ 7 сдвигает в регистре 9 сигнал лог. 1 на один шаг. На выходе первого разр да регистра 9 формируетс единичный сигнал, который через элемент НЕ 5-1 закрывает элемент И 6-1 и подаетс на вход элемента 4-1. На входах этого элемента 4-1 сигналы рассогласованы и на его выходе формируетс единичный сигнал, прохождение которого блокируетс закрытым элементом И 6-1. Сигналы с выходов элементов 4-1, 4-п подаютс на D- входы мультиплексора .10. Так как элемент И 6-п открыт, то сигнал с его-выхода через элементы ИЛИ 7, НЕ 12 закрывает элемент И 14 и подготавливает к открытию элемент И 15. Счетчик 11 производит счет тактовых импульсов 3 и заполн етс до формировани адресов старшими разр дами, после чего начинает последовательно адресовать мультиплексор 10, который также последовательно подключаетс к выходам элементов И 6-1, 6-2, 6-п, а затем к выходам
элементов 4-1, 4-2 4-п в указанном
пор дке. При подключении к выходу элемента И , где присутствует единичный сигнал;на выходе мультиплексора 10 также формируетс единичный сигнал, который блокирует дальнейший счет импульсов 3 в счетчике 11 и открывает элемент И 15. При этом на выходах счетчика 11 установлен адрес n-го сигнала, нарушившего очередность поступлени , а с выхода элемента И 15 выдаетс сигнал ошибки очередности. Дальнейша работа устройства может быть продолжена после устранени причин ошибки. В случае восстановлени правильной очередности сигналов сбрасываетс сигнал 2-п и подаетс сигнал 2-1. При этом снимаютс сигналы с выходов элементов 4- п, 4-1, на входах которых согласуютс соответственно нулевые и единичные сигналы, При этом счетчик 11 устанавливаетс в нуль сигналом элемента НЕ 13, снимаетс сигнал блокировки с выхода мультиплексора 10 и сигнал ошибки с выхода элемента И 15, после чего устройство может продолжить контроль последующих сигналов. Аналогично работает устройстЁО при нарушении очередности поступлени других сигналов.
При пропадании какого-либо ранее поступившего сигнала устройство работает следующим образом, например, сигналы 2- 1, 2-2 поступили в правильной последовательности , но после подачи сигнала 2-2 происходит сброс сигнала 2-1. До сброса сигнала 2-1 единичные сигналы с выходов первого и второго разр дов регистра 9 закрывают через элементы НЕ 5-1, 5-2, элементы И 6-1, 6-2, на входах элементов 4-1, 4-2 согласуютс единичные сигналы, а на выходах элементов 4-1,4-2 устанавливаютс нулевые сигналы. При сбросе сигнала 2-1 на входах элемента 4-1 происходит рзссогласование входных сигналов. На выходе элемента 4-1 формируетс единичный сигнал , который через элемент ИЛИ 8 подготавливает к открытию элемент И 14, через элемент НЕ 13 включает счетчик 11, Сигнал элемента 4-1 не проходит через закрытый элемент И 6-1 и на D-входы мультиплексора 10 подаетс единичный сигнал только с выхода элемента 4-1. Кроме того, при отсутствии сигналов на выходах элементов И 6 соответственно отсутствует сигнал на выходе элемента ИЛИ 7 и через элемент НЕ 12 подготавливаетс к открытию элемент И 14, Счетчик 11 аналогично адресует мультиплексор 10 и после подключени к выходу элемента 4-1 блокирует дальнейший счет импульсов в счетчике 11. Сигнал мультиплексора 10 открывает элемент И 14. с выхода которого выдаетс сигнал ошибки сброса сигнала, а с выходов счетчика 11 - адрес сброшенного сигнала 2-1. В случае восстановлени сигнала 2-1 снимаетс сигнал с выхода элемента 4-1, счетчик 11 сбрасываетс в нуль сигналом элемента НЕ 13, снимаетс сигнал ошибки с выхода элемента И 14 и устройство может продолжить контроль очередности и пропадани последующих сигналов. В предложенном устройстве обеспечиваетс контроль очередности поступлени потенциальных сигналов, обнаруживаетс пропадание этих сигналов после поступлени в процессе дальнейшего контрол , формирование адреса сбойного сигнала, обеспечиваетс возможность продолжени контрол без повторного ввода контролируемой последовательности после устранений причин ошибки, что расшир ет функциональные и информативные возможности устройства.
Claims (1)
- Формула изобретени Устройство дл контрол последовательности прохождени сигналов, содержащее группу элементов И, первый элемент ИЛИ, выход которого соединен с тактовым входом сдвигающего регистра, вход установки в О которого соединен с входом начальной установки устройства, информационный вход сдвигающего регистрасоединен с шиной единичного потенциала устройства, первый элемент НЕ, выход которого соединен с первым входом первого элемента И, второй элемент НЕ, второйэлемент И, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет обнаружени пропадани контролируемых сигналов, в него введены группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группа элементов НЕ, второй элемент ИЛИ. счетчик, мультиплексор, причем информационные входы устройства соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИгруппы, выходы которых соединены с входами второго элемента ИЛИ и первыми входами соответствующих элементов И группы, выходы которых соединены с входами первого элемента ИЛИ и первойгруппой информационных входов мультиплексора , втора группа информационных входов которого соединена с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых и входы элементовНЕ группы соединены с выходами соответствующих разр дов сдвигающего регистра, выход последнего разр да которого вл етс выходом сигнала окончани контрол устройства , выход первого элемента.ИЛИсоединен с входом первого элемента НЕ и с первым входом второго элемента И, выход второго элемента ИЛИ соединен с вторым входом первого элемента И и через второй элемент НЕ - с входом установки в О счетчика , счетный вход и вход разрешени которого соединены соответственно с тактовым входом устройства и выходом мультиплексора , подключенным к второму входу второго и третьему входу первого элементов И,выходы которых соединены соответственно с выходами сигналов ошибки сброса и ошибки очередности сигналов устройства, группа выходов счетчика соединена с группой адресных входов мультиплексора и вл етс группой выходов адреса сигнала устройства, выходы элементов НЕ группы соединены с вторыми входами соответствующих элементов И группы.ймнгпз эзвду/пшзондзаэпо охдптоL/Ш.ЈJ/2 % fcео1/V/V4/4//г«;4Ј1ИЛ Ј/W V4w-гг-г/-гпi-zЗпК7ч /чI18617811Фиг. Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914936580A RU1784981C (ru) | 1991-05-16 | 1991-05-16 | Устройство дл контрол последовательности прохождени сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU914936580A RU1784981C (ru) | 1991-05-16 | 1991-05-16 | Устройство дл контрол последовательности прохождени сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1784981C true RU1784981C (ru) | 1992-12-30 |
Family
ID=21574709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU914936580A RU1784981C (ru) | 1991-05-16 | 1991-05-16 | Устройство дл контрол последовательности прохождени сигналов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1784981C (ru) |
-
1991
- 1991-05-16 RU SU914936580A patent/RU1784981C/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР ; № 1275450, кл. G 06 F 11/16, 1984. 2. Авторское свидетельство СССР № 1543407, кл. G 06 F 11/16, 1990. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1760631A1 (ru) | Кольцевой счетчик | |
SU1425682A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1376088A1 (ru) | Устройство дл контрол двух последовательностей импульсов | |
SU1075250A1 (ru) | Устройство дл сопр жени двухмашинной вычислительной системы | |
SU1725191A1 (ru) | Многоканальное устройство дл контрол параметров | |
SU1166118A1 (ru) | Устройство дл контрол @ -разр дного распределител импульсов | |
SU1527631A1 (ru) | Устройство дл контрол сумматора | |
SU1714604A1 (ru) | Устройство дл контрол двоичных последовательностей | |
SU1437923A1 (ru) | Буферное запоминающее устройство | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1272335A1 (ru) | Генератор кодовых колец | |
SU1048579A1 (ru) | Устройство дл контрол счетчика | |
SU907887A1 (ru) | Устройство дл контрол резервированного генератора | |
RU2079165C1 (ru) | Устройство для отсчета времени | |
RU1807448C (ru) | Устройство дл программного управлени | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1348838A2 (ru) | Система дл контрол электронных устройств | |
SU1682993A1 (ru) | Устройство дл синхронизации пам ти | |
SU1753475A1 (ru) | Устройство дл контрол цифровых устройств | |
SU1016786A1 (ru) | Устройство дл контрол логических блоков | |
SU1280627A1 (ru) | Микропрограммное устройство управлени с контролем |