SU1760631A1 - Кольцевой счетчик - Google Patents
Кольцевой счетчик Download PDFInfo
- Publication number
- SU1760631A1 SU1760631A1 SU904892299A SU4892299A SU1760631A1 SU 1760631 A1 SU1760631 A1 SU 1760631A1 SU 904892299 A SU904892299 A SU 904892299A SU 4892299 A SU4892299 A SU 4892299A SU 1760631 A1 SU1760631 A1 SU 1760631A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- modulo
- bit
- shift register
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретени относитс к автоматике и вычислительной технике и предназначено дл применени в распределител х импульсов повышенной надежности. Сущность изобретени : устройство содержит разр дные сдвигающие регистры 1,2,синхронизирующую 8 и установочную 9 шины, выход контрол , элементы ИЛИ 3, 7, элемент 4 сложени по модулю два, элемент И 6, инвертор 5. 1 ил.
Description
Изобретение относитс к автоматике и вычислительной технике и может найти применение при построении надежных распределителей импульсов с обнаружением сбоев в течение цикла работы.
Устройство предназначено дл использовани в тех случа х, когда на врем обнаружени ошибки не наложено жестких ограничений.
Целью изобретени вл етс повышение достоверности функционировани за счет увеличени глубины контрол сбоев и упрощение.
Блок-схема предлагаемого устройства представлена на чертеже, где 1,2 - сдвигающие регистры, 3 - многовходовОй элемент ИЛИ, 4 - элемент сложени по модулю два, 5 - инвертор, 6 - элемент И, 7 - элемент ИЛИ,8-синхронизирующа шина, 9-шина установки, 10-выход контрол , 11 -выходы устройства.
Пр мые выходы N-ых разр дов регистров 1,2 соединены с информационными входами (D-входами) первых разр дов. Пр мые выходы разр дов с 1-(N-1) первого сдвигающего регистра через элемент ИЛИ 3 св заны с первым входом элемента 4 сложени по модулю два, выход которого через инвертор 5 соединен с первым входом элемента ИЛИ 7, выход которого вл етс выходом контрол . Пр мой выход N-ro разр да первого сдвигающего регистра 1 и инверсный выход N-ro разр да второго сдвигающего регистра 2 через элемент И 6 св зан с вторым входом элемента ИЛИ 7. Синхронизирующа шина 8, по которой устройство принимает счетные импульсы, соединена с синхронизирующими (тактовыми ) входами регистров 1,2. Пр мые выходы разр дов второго регистра 2 вл ютс выходами устройства. Установочна шина 9 соединена с входами установки начального состо ни регистров 1,2. Начальным состо нием регистра вл етс состо ние, при котором в 1-м разр де 1, во всех остальных О.
сл
с
-А
XI
о о
О GO
Перед началом работы оба регистра 1,2
устанавливаютс в состо ние 1000. При
поступлении тактовых сигналов на шину 9 регистры 1,2 осуществл ют их пересчет по модулю N. Если в результате сбо в регистрах 1,2 возникают неравные коды, то через число тактов не более N в М-х разр дах будут различные сигналы и на выходе 10 по вл етс 1, свидетельствующа об ошибке.
Если в результате сбо оба регистра установ тс в одинаковые запрещенные состо ни (т.е. состо ни , которые не содержат единственную единицу), то через число входных тактов, не превышающее N. на входах элемента 4 будут две единицы или два нул , что также формирует на выходе 10.
Регистры сдвига могут быть построены на базе стандартных синхронных D-тригге- ров или IK-триггеров, При этом шина начальной установки соедин етс с асинхронным входом установки в 1 первого триггера и асинхронными входами установки в О всех последующих триггеров, а синхронизирующа шина соединена с синхронизирующими входами всех триггеров.
Рассмотрим преимущества предлагаемого устройства по сравнению с известным
Учитыва то, что предлагаемое устрой ство обнаруживает бол мне сбоев, чем известное (дополнительно обнаруживаютс все сбои, в результате которых оба регистра устанавливаютс в одно и то же запрещенное состо ние), можно сделать вывод о том, что глубина контрол предлагаемого решени существенно больше (так как обнаруживаетс дополнительно 2N-M таких состо ний).
Построение схемы сравнени прототипа требует использовани N элементов сло- жени по модулю два и N-входового элемента ИЛИ, В отличие от этого цепи контрол данного устройства содержат элемент ИЛИ с N-1 входами, элемент сложени по модулю два, инвертор, элементы И, ИЛИ. Заметим, что инвертор 5 и элементы И, ИЛИ 6,7 эквивалентны по сложности элементу А
сложени по модулю два. Учитыва вышеизложенное , можно сделать вывод, что предлагаема схема содержит на N-2 элементов сложени по модулю два меньше и элемент
ИЛИ с меньшим числом входов.
На предпри тии-за вителе предполагаетс использовать предлагаемое устройство при построении управл ющих и синхронизирующих цепей в цифровых системах переработки информации.
Ожидаемый положительный эффект заключаетс в повышении достоверности функционировани и /прощении тех задачах, где допускаетс задержка сигнала контрол
Claims (1)
- на врем , че превышающее модуль счета. Формула изобретени Кольцевой счетчик, содержащий два идентичных N-разр дных сдвигающих регистра , синхронизирующую и установочнуюшины и выход контрол , пр мой выход М-го разр да каждого сдвигающего регистра соединен с информационным входом первого разр да того же регистра, синхронизирующа и установочные шины соединены соотаетственно с синхронизирующими и установочными входами сдвигающих регистров , отличающийс тем, что, с целью упрощени и повышени глубины контрол сбоев в случае, если на врем задержки сигнала обнаружени сбо наложено огргниче- н..: т Т, где Т -- период работы, введены м.-юговходовый элемент ИЛИ, элемент сложени по модулю два, элемент И, элемент ИЛИ к инвертор, причем пр мые выходыразр дов с первого по (М-1)-й первого сдвигающего регистра через многовходовый элемент ИЛИ св заны с первым входом элемента сложени по модулю два, выход которой через инвертор св зан с первым входомэлемента ИЛИ, выход которого соединен с выходом контрол , второй вход элемента сложени по модулю два соединен с пр мым выходом N-го разр да первого регист- оа сдвига, инверсный выход N-го разр давторого сдвигающего регистра соединен с вторым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904892299A SU1760631A1 (ru) | 1990-12-17 | 1990-12-17 | Кольцевой счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904892299A SU1760631A1 (ru) | 1990-12-17 | 1990-12-17 | Кольцевой счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1760631A1 true SU1760631A1 (ru) | 1992-09-07 |
Family
ID=21550823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904892299A SU1760631A1 (ru) | 1990-12-17 | 1990-12-17 | Кольцевой счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1760631A1 (ru) |
-
1990
- 1990-12-17 SU SU904892299A patent/SU1760631A1/ru active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.- М.; Сов.радио, 1975, с. 368. Журавлев Ю.П. и др. Надежность и контроль ЭВМ.- М.: Сов. радио, 1978, с. 104, рис. 3.2. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1760631A1 (ru) | Кольцевой счетчик | |
SU1174919A1 (ru) | Устройство дл сравнени чисел | |
SU1256162A1 (ru) | Генератор М-последовательности | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1221769A1 (ru) | Трехканальное резервированное устройство дл синхронизации сигналов | |
SU1179344A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1238278A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
SU1206981A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1330754A1 (ru) | Счетчик с контролем | |
SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
RU2103815C1 (ru) | Резервированный счетчик | |
SU1529230A1 (ru) | Устройство дл сбора информации от многоразр дных дискретных датчиков | |
SU1693599A1 (ru) | Устройство дл вычислени модул комплексного числа | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1269141A1 (ru) | Устройство дл контрол логических блоков | |
RU1797121C (ru) | Устройство дл реконфигурации резервируемых блоков | |
SU1594548A1 (ru) | Устройство дл контрол обращений процессора к пам ти | |
SU1434542A1 (ru) | Счетчик | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU1513626A1 (ru) | Устройство для преобразования последовательного кода в параллельный 2 | |
SU1541763A1 (ru) | Коммутатор дл переключени резервных генераторов | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU902074A1 (ru) | Кольцевой сдвигающий регистр |