SU1534463A1 - Устройство дл встроенного контрол блоков ЦВМ - Google Patents
Устройство дл встроенного контрол блоков ЦВМ Download PDFInfo
- Publication number
- SU1534463A1 SU1534463A1 SU874261495A SU4261495A SU1534463A1 SU 1534463 A1 SU1534463 A1 SU 1534463A1 SU 874261495 A SU874261495 A SU 874261495A SU 4261495 A SU4261495 A SU 4261495A SU 1534463 A1 SU1534463 A1 SU 1534463A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- input
- trigger
- group
- outputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение может быть использовано в вычислительной технике и может найти примененение при разработке устройств со встроенным контролем. Цель изобретени состоит в снижении затрат оборудовани и повышении быстродействи . Процесс контрол начинаетс с приходом сигнала на вход 7 пуска. Блок сумматоров 1 по модулю два, регистр 2 сдвига, мультиплексор 4, контролируемый блок 5 со всеми св з ми представл ют собой автономный генератор, работающий под действием тактовых импульсов. Через заданное количество тактов приходит сигнал на вход 8 останова. Он устанавливает в нулевое состо ние триггер 18, прерыва тем самым поступление тактовых импульсов в блоки устройства. К этому момнету в регистре 2 сдвига формируетс конечна сигнатура. При правильной сигнатуре элемент И 9 открываетс , сигнал останова устанавливает триггер 10 в единичное состо ние и через элемент 18 задержки и элемент И 14 поступает на выход признака исправности устройства. При неисправной сигнатуре сигнал останова не проходит через элемент И 9, триггер 10 остаетс в нулевом состо нии, а сигнал с элемента 13 задержки проходит через элемент И 14 на выход признака неисправности устройства. Правильную сигнатуру определ ют заранее путем подключени соответствующих пр мых или инверсных выходов регистра 5 сдвига к потенциальным входам элемента И 14. 2 ил.
Description
Изобретение относитс к- вычислительной технике и может найти применение при разработке устройств с встроенным контролем.
Цель изобретени - повышение быстродействи .
На фиг.1 представлена функциональна схема устройства, на фиг.2 - временна диаграмма работы устройства дл случа исправного контролируемого
блока.
Устройство содержит блок 1 сумматоров по модулю два, регистр 2 сдвига, группу входов 3 рабочего воздействи , мультиплексор 4, контролируемый блок 5, группу тестовых входов 6 устройства , вход 7 пуска, вход 8 останова, элемент И 9., триггер Ю, элемент И 11 выход 12 признака исправности уст- ройства, элемент 13 задержки, элемент И 14, выход 15 признака неисправности устройства, тактовый вход 16, элемент И 17 и триггер 18.
Устройства работает в двух режи- мах: рабочем и контрольном.
До тех пор, пока с входа 7 не поступит сигнал начала контрол , устройство находитс в рабочем режиме, т.е. контролируемый блок 5 с помощью муль- типлексора 4 через группу входов 3 и группу входов 6 устройства подключен к вычислительной машине, элементом которой он вл етс .
Контрольный режим реализуетс следукмчим образом. На вход 7 приходит сигнал начала контрол . Этот сигнал устанавливает регистр 2 и контролируемый блок 5 в начальное состо ние, триггер 18 в единичное состо ние и триггер 10 в нулевое состо ние. Единичный сигнал с выхода триггера 18 поступает на управл ющий вход мультиплексора 4, вследствие чего контролируемый блок 5 отключаетс от вычисли- тельной машины и подключаетс к устройству контрол . Одновременно единичный сигнал триггера 18 открывает элемент И 17, вследствие чего импульсы с тактового входа 16 начинают посту
пать на синхровходы контролируемого блока 5 и регистра 2,иницииру их работу .
Регистр 2, блок 1, мультиплексор 4, контролируемый блок 5 вместе с указанными св з ми представл ют собой авто номный генератор, работающий под действием тактовых импульсов. Двоичные числа, порождаемые этим автономным
- Ь
JQ
5 , 20
25
Q
... д 35
, 50
Ь5
генератором с первой группы разр дных выходов регистра 2, образованной пр - мыми выходами разр дов, поступают на первую группу входов блока 1 и на вторую группу входов мультиплексора 4, с входов которого поступают на входы контролируемого блока 5. Реакции контролируемого блока 5 в виде двоичных чисел поступают на вторую группу входов блока 1, учавству тем самым в формировании очередного тестового числа в регистре 2. Таким образом, регистр 1 представл ет собой сигнатурный анализатор, сжимающий выходную информацию контролируемого блока 5. Через заданное количество тактов приходит сигнал на вход 8. Он устанавливает триггер 18 в нулевое состо ние , прерыва тем самым поступление тактовых импульсов в блоки устройства , и приходит на вход элемента И 9. К этому моменту в регистре 2 сформирована конечна сигнатура. При правильной сигнатуре в регистре 2 элемент И 9 открыт и сигнал с входа 8 устанавливает триггер 10 в единичное состо ние . Через некоторое врем , определ емое элементом 13, этот же сигнал проходит через элемент И 11 и поступает на выход 12 признака исправности устройства .
При неправильной сигнатуре сигнал с входа 8 не проходит через элемент И 9, триггер 10 остаетс в нулевом состо нии, и сигнал с выхода элемента 13 проходит через открытый элемент И 14 на выход 15 признака неисправ- ности устройства. Правильна сигнатура определ етс заранее, например, путем моделировани . Поэтому втора группа разр дных выходов регистра 2, подключенна к группе входов элемента И 9, формируетс следующим образом: на соответствующий вход элемента И 9 подаетс пр мой выход соответствующего разр да регистра 2, если в данном разр де ожидаетс единичный бит сигнатуры, и наоборот, к входу элемента И 9 подключен инверсный выход соответствующего разр да, если в данном разр де ожидаетс нулевой бит сигнатуры. Таким образом, при правильной конечной сигнатуре на группу входов элемента И 9 будут поданы разрешающие единичные потенциалы .
51
Claims (1)
- Формула изобретени Угтройстно дн встроенного контрол блоков ЦВМ, содержащее блок сумматоров по модулю два, регистр гдпига, мультиплексор, первый элемент И, первый триггер, отличающеес тем, что, с целью повышени быстродей стви , в него введены второй, третий и четвертый элементы И. второй триггер , элемент задержки, причем информационные выходы мультиплексора соеди йены с выходами устройства дл подклю чени к входам контролируемого блока ЦВМ, перва группа информационных входов мультиплексора соединена с группой входов рабочего воздействи устройства, перва группа разр дных выходов регистра сдвига соединена с первой группой входов блока сумматоров по модулю два и с второй группой информационных входов мультиплексора( втора группа входов блока сумматоров по модулю два соединена с группой тестовых входов устройства, выходы блока сумматоров по модулю два соединены с информационными входами регистра сдвига, втора группа разр дных выходов которого соединена с (п-1) входами первого элемента И4636(п - число входов/выходов контролируемого блока), п-й вход которого соединен с входом останова устройства , входом элемента задержки и входом сброса первого триггера, выход которого соединен с управл ющим входом мультиплексора и первым входом второго элемента И, выход которогосоединен с синхровходом регистра сдвига и выходом устройства дл подключени к синхровходу контролируемого блока ЦВМ, выход первого элемента И соединен с входом установки второготриггера, первый и инверсный выходы которого соединены с первыми входами третьего и четвертого элементов И соответственно, выход элемента задержки соединен с вторыми входами третьего и четвертого элементов И, выходы которых соединены с выходами признаков исправности и неисправности устройства соответственно, вход пуска устройства соединен с входами сброса регистра сдвига, первого и второго триггеров и выходом начала работы устройства, тактовый вход которого соединен с вторым входом второго элемента И и тактовым входом первоготриггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261495A SU1534463A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл встроенного контрол блоков ЦВМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874261495A SU1534463A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл встроенного контрол блоков ЦВМ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1534463A1 true SU1534463A1 (ru) | 1990-01-07 |
Family
ID=21310672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874261495A SU1534463A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл встроенного контрол блоков ЦВМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1534463A1 (ru) |
-
1987
- 1987-06-15 SU SU874261495A patent/SU1534463A1/ru active
Non-Patent Citations (1)
Title |
---|
Автоматика и телемеханика, 1982, Р 3, с. 173-189. Авторское свидетельство СССР № 1478195, 27.05.86. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
Szász et al. | The Nontrivial Problem of Matching in Redundant Digital Systems | |
SU1070562A1 (ru) | Устройство дл контрол логических блоков | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
RU1798784C (ru) | Устройство дл контрол цифровых блоков | |
SU1037257A1 (ru) | Устройство дл контрол логических блоков | |
SU1381513A1 (ru) | Устройство дл контрол выводов больших интегральных схем | |
SU1278850A1 (ru) | Устройство дл контрол генератора М-последовательностей | |
SU1141415A1 (ru) | Сигнатурный анализатор | |
SU1578714A1 (ru) | Генератор тестов | |
SU1511749A1 (ru) | Устройство дл контрол мультиплексоров | |
SU1057948A2 (ru) | Резервированный генератор тактовых импульсов | |
SU1674128A1 (ru) | Устройство дл локализации неисправностей | |
SU902018A1 (ru) | Устройство дл контрол логических блоков | |
SU1550502A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU1485249A1 (ru) | Устройство дл контрол логических блоков | |
RU1830535C (ru) | Резервированное устройство дл контрол и управлени | |
RU1790783C (ru) | Устройство дл контрол логических узлов | |
SU1527636A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1525884A1 (ru) | Формирователь тактовых импульсов | |
SU1760631A1 (ru) | Кольцевой счетчик | |
SU1104696A1 (ru) | Трехканальна мажоритарно-резервированна система | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU1190383A2 (ru) | Устройство дл контрол цифровых узлов | |
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов |