SU1485249A1 - Устройство дл контрол логических блоков - Google Patents
Устройство дл контрол логических блоковInfo
- Publication number
- SU1485249A1 SU1485249A1 SU854013472A SU4013472A SU1485249A1 SU 1485249 A1 SU1485249 A1 SU 1485249A1 SU 854013472 A SU854013472 A SU 854013472A SU 4013472 A SU4013472 A SU 4013472A SU 1485249 A1 SU1485249 A1 SU 1485249A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- input
- output
- elements
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Цель - повышение достоверности контрол . Устройство содержит генератор тактовых импульсов, первый и второй элементы И, счетчик, триггер, первую группу элементов И, регистр, сумматор по модулю два, сумматор-вычитатель и блок индикации.
Description
00 СП
со
щих элементов И первой группы, выходы которых соединены с соответствующими входами сумматора по модулю два, выход которого подключен к входу задани режима сумматора-вычитател , выход результата которого подключен к первому информационному входу блока индикации, вход разрешени которого соединен с инверсным выходом триггера, пр мой выход которого подключен к второму входу первого элемента И, единичный и нулевой входы триггера подключены соответственно к входу запуска устройства и выходу второго элемента И, отличающеес тем, что, с целью повышени достоверности контрол , в устройство введены группа элементов ИЛИ, втора и треть группы элементов И, элемент ИЛИ, причем входы элементов И второй группы и входы элементов ИЛИ группы вл ютс входами устройства дл подключени к соответствующим выходам контролируемых блоков группы, выходы элементов И второй группы соединены с инверсными входами элементов И третьей группы, пр мые входы которых подключены к выходам соответствующих элементов ИЛИ группы, выходы элементов И третьей группы соединены с соответствующими входами элемента ИЛИ, выход которого подключен к второму информационному входу блока индикации.
Изобретение относитс к вычислительной технике и может быть использовано дл контрол логических схем при испытани х по методу однократной выборки.
Цель изобретени - повышение достоверности контрол .
На чертеже приведена структурна схема устройства дл контрол логических блоков .
Устройство содержит генератор 1 тактовых импульсов, первый 2 и второй 3 элементы И, первую 4, вторую 5 и третью 6 группы элементов И, группу элементов ИЛИ 7, элемент ИЛИ 8, счетчик 9, сумматорвычитатель 10, триггер 11, регистр 12 сумматор 13 по модулю два, блок 14 индикации , вход 15 запуска и группу контролируемых логических блоков 16.
Устройство работает следующим образом .
После подачи питани устройство устанавливаетс в исходное состо ние: триггер 11 и счетчик 9 устанавливаютс в нулевое состо ние, в регистр 12 записываетс константа , в сумматор-вычитатель 10 записываетс эталонное значение результата контрол с противоположным знаком (цепи установки устройства в исходное состо ние не показаны).
На вход 15 устройства подаетс импульс запуска, который устанавливает триггер 11 в единичное состо ние. При этом единичный сигнал с единичного выхода триггера 11 поступает на второй вход элемента И 2 и разрешает поступление импульсов с выхода генератора 1 на счетный вход счетчика 9 и на тактовый вход сумматора 10. С выхода счетчика 9 на входы контролируемых блоков 16 начинают поступать комбинации входных сигналов. Эти же сигналы одновременно поступают на первые входы элементов И 4 первой группы и на входы элемента И 3. На вторые входы элементов И 4 первой
группы поступают сигналы, хран щиес в регистре 12.
Сигналы, которые по вл ютс на выходах элементов И 4 первой группы, поступают на входы сумматора 13 по модулю два. С выхода сумматора 13 на управл ющий вход сумматора-вычитател 10 поступает сигнал, определ ющий режим работы сумматоравычитател 10 - сложение или вычитание .
Сигналы с выходов контролируемых логических блоков 16 поступают на входы элементов И 5 второй группы и на входы элементов ИЛИ 7 группы. При этом на входы
5 /-ГО элемента И 5 второй группы так же, как и на входы /-го элемента ИЛИ 7 группы, поступают сигналы с одноименных /-х выхо-. дов контролируемых блоков 16, / 1,2,...,Л/. Сигнал с выхода /-го элемента И 5 второй группы поступает на информационный вход сумматора-вычитател 10 и на первый инверсный вход /-ГО элемента И 6 третьей группы, на второй вход которого поступает сигнал с выхода /-го элемента ИЛИ 7 группы, / 1,2,...,N. По вление ошибки (в том числе и
5 симметрической) на отдельных выходах контролируемых блоков 16 вызывает несовпадение сигналов в некоторых группах одноименных выходов. Сигнал сбо , свидетельствующий о несовпадении значений сигналов на одноименных /-х выходах контролируемых блоков 16, формируетс в виде единичного сигнала на выходе /-го элемента И 6 третьей группы, так как в результате указанного несовпадени на выходе /-го элемента И 5 второй группы и, следовательно , на первом инверсном входе /-го элемента И. 6 третьей группы формируетс нулевой сигнал. На выходе /-го элемента ИЛИ 7 группы и, следовательно, на втором входе /-ГО элемента И 6 третьей группы формируетс единичный сигнал, причем при симметрической ошибке сигнал сбо формируетс дважды - при первом и втором (инверсном ) искажении сигналов на отдельных выходах контролируемых блоков 16. Сигналы с выходов элементов И 6 третьей группы поступают на входы элемента ИЛИ 8. Сигнал сбо с выхода элемента ИЛИ 8 поступает на вход сигнализации блока 14 индикации . Сумматор 10 по сигналу, поданному на его управл ющий вход с выхода сумматора 13 по модулю два, производит сложение значений сигналов, поступивших на его информационные входы, с результатом предыдущего действи (если на его управл ющий вход подан сигнал «О) или вычитание значений сигналов, поступивших на его информационные входы, из результата предыдущего действи (есди на его управл ющий вход подан сигнал «). Синхронизаци работы сумматора 10 осуществл етс тактовыми импульсами, поступающими на его тактовый вход с выхода элемента И 2. После поступлени с выходов счетчика 9 последней комбинации сигналов (11...1) на выходе элемента И 3 по вл етс единичный сигнал, который устанавливает триггер 11 в нулевое состо ние. При этом нулевой сигнал с единичного выхода триггера 11, поступа на второй вход элемента И 2, запрещает прохождение тактовых импульсов с выхода генератора 1 на счетный вход счетчика 9 и тактовый вход сумматора 10. Одновременно единичный сигнал с нулевого выхода триггера 11 поступает на управл ющий вход блока 14 индикации и разрешает отображение результата контрол . Если все контролируемые блоки 16 работоспособны, то на блоке 14 индикации отображаетс нулевое значение сумматора 10. Если хот бы один контролируемый блок 16 отказал или произошел сбой на отдельных выходах контролируемых блоков 16, то в этом случае на блоке 14 индикации отображаетс не равное нулю значение состо ни сумматора 10 и отображаетс сигнал сбо .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854013472A SU1485249A1 (ru) | 1985-11-22 | 1985-11-22 | Устройство дл контрол логических блоков |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854013472A SU1485249A1 (ru) | 1985-11-22 | 1985-11-22 | Устройство дл контрол логических блоков |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1485249A1 true SU1485249A1 (ru) | 1989-06-07 |
Family
ID=21218379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU854013472A SU1485249A1 (ru) | 1985-11-22 | 1985-11-22 | Устройство дл контрол логических блоков |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1485249A1 (ru) |
-
1985
- 1985-11-22 SU SU854013472A patent/SU1485249A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1485249A1 (ru) | Устройство дл контрол логических блоков | |
SU1275447A2 (ru) | Устройство дл контрол источника последовательности импульсов | |
SU1277117A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
SU1297050A1 (ru) | Устройство дл контрол срабатывани клавиш наборного пол | |
SU907547A1 (ru) | Генератор псевдослучайных чисел | |
SU1377860A1 (ru) | Устройство дл контрол сумматора | |
SU1644168A1 (ru) | Самодиагностируемое парафазное асинхронное логическое устройство | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов | |
SU1511749A1 (ru) | Устройство дл контрол мультиплексоров | |
SU1091167A1 (ru) | Устройство дл контрол источника последовательности импульсов | |
SU1548787A1 (ru) | Устройство дл контрол счетчиков | |
SU1062623A1 (ru) | Устройство дл контрол импульсов | |
SU1347182A1 (ru) | Счетное устройство с контролем | |
SU1283769A1 (ru) | Устройство дл контрол логических блоков | |
SU1169012A1 (ru) | Устройство дл индикации | |
SU1277359A1 (ru) | Программируемый генератор импульсов | |
SU1196884A1 (ru) | Устройство ввода информации от дискретных датчиков | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1037257A1 (ru) | Устройство дл контрол логических блоков | |
SU884147A1 (ru) | Устройство контрол счетчика | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
SU1332315A2 (ru) | Устройство дл вычислени функции А @ |