SU1511749A1 - Устройство дл контрол мультиплексоров - Google Patents

Устройство дл контрол мультиплексоров Download PDF

Info

Publication number
SU1511749A1
SU1511749A1 SU874326014A SU4326014A SU1511749A1 SU 1511749 A1 SU1511749 A1 SU 1511749A1 SU 874326014 A SU874326014 A SU 874326014A SU 4326014 A SU4326014 A SU 4326014A SU 1511749 A1 SU1511749 A1 SU 1511749A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
shift register
information
Prior art date
Application number
SU874326014A
Other languages
English (en)
Inventor
Александр Николаевич Бучнев
Владимир Родионович Горовой
Ольга Алексеевна Зимнович
Евгений Иванович Карпунин
Original Assignee
Предприятие П/Я Р-6052
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6052 filed Critical Предприятие П/Я Р-6052
Priority to SU874326014A priority Critical patent/SU1511749A1/ru
Application granted granted Critical
Publication of SU1511749A1 publication Critical patent/SU1511749A1/ru

Links

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  работоспособности мультиплексоров. Цель изобретени  - повышение достоверности контрол . Устройство содержит распределитель импульсов, два элемента И, элемент ИЛИ, элемент НЕ, два регистра сдвига, счетчик, триггер, дешифратор и два блока индикации. Проверка заключаетс  в последовательной подаче на все входы контролируемого мультиплексора кода, подчин ющегос  закону "бегущей" единицы, и фиксации в каждом такте результатов контрол  в регистре сдвига. Проверка производитс  автоматически дл  всех адресов мультиплексора с контролем после проверки каждого адреса. 1 ил.

Description

Изобретение относитс  к автоматике и вьгчислительной технике и может быть использовано дл  контрол  работоспособности мультиплексоров.
Цель изобр.етени  - повьшение достоверности контрол .
На чертеже дана схема устройства.
Устройство дл  контрол  мультиплексоров содержит элемент И 1, элемент НЕ 2, распределитель 3 импудь- сов, триггер 4, элемент ИЛИ 5, регистры 6, 7 сдвига, счетчик 8, элемент И 9, дешифратор 10, элементы задержки 11, 12, сравнени  13, блоки 14, 15 индикации, установочньш вход 16, вход 17 пуска устройства и конт- ролируемьй мультиплексор li8.
Устройство работает следующим образом .
При включении питани  импульсом с входа 16 триггер 4 устанавливаетс  в единицу, что задает на регистре 6 режим параллельного занесени  информации , счетчик 8, регистр 7 и блоки 14, 15 индикации обнул ютс . В качестве блока 15 индикации может использоватьс  триггер со светодио- дом на выходе. В качестве блока 14 индикации может использоватьс  сдви- говрй регистр со схемой ШШ на выходах и светодиодом. Дл  запуска устройства на вход 17 подаетс  нулевой импульс, которьй через элемент И 1 запускает распределитель 3 импульсов , единичньй импульс с его первого выхода, пройд  через элемент ШШ 5, заносит в регистр 6 код 0...01, что соответствует подаче на первый
СП
4: СО
315
информационный вход контролируемого мультиплексора 18 1, а на остальные входы - О. На адресных входах мультиплексора 18 в это врем  установлен нулевой адрес, что соответствует коммутации мультиплексором информации с первого информационного входа на выход, затем последовательн по вл ютс  импульсы на следующих выходах распределител  3 импульсов, которые сдвигают информацию с регистра 6 и через элемент 11 задержки учитьшающий врем  срабатывани  мультиплексора 18, в регистр 7, после того, как 1 последовательно поступит на все информационные входы мультиплексора 18, в регистре 7 при исправности мультиплексора запишетс  код 00...01 (регистр 7 сдвигает информацию от старшего разр да к младшему)о .Точно такой же код будет на выходе дешифратора 10, на адресные входы которого поступает нулевой код со счетчика 8. Импульс с (N+3)-ro входа распределител  3 импульсов разрешает работу схемы 13 сравнени  и через элемент 12 задержки , учитываюш;ий врем  срабатывани  схемы 13 сравнени , записывает результат сравнени  в блок 14 индика- ции, затем импульс с (N+4)-ro выхода распределител  3 импульсов устанавливает в счетчике 8 следующий ;код адреса и устанавливает в единицу триггер 4, а импульс с (N+5)-ro входа распределител  импульсов, пройд  через элемент НЕ 2 и элемент И 1, вновь запускает распределитель 3 импульсов , начинаетс  проверка следующего входа контролируемого мультиплексора 18, котора  происходит аналогично . После проверки адреса 11...1 импульс с (N+3)-ro выхода распределител  3 импульсов, пройд  через элемент. 12 задержки, зафиксирует в блоке 15 индикации окончание проверки, так как на его информационный вход в это врем  поступает 1 с выхода элемента И 9, конт ролируемьш мультиплексор 18 исправен если сработал блок 15 индикации, а блок 14 индикации осталс  в исход- ном состо нии.
Применение устройства по сравне1ШЮ с прототипом позвол ет повысить достоверность контрол  мультиплексоров . Устройство-прототип обнаруживает только два класса неисправностей
4
мультиплексород, а именно отсутствие сигнала на аыходе i-isiu по вление скольких сигналов с пре,цложенное уст- ройство,позвол ет обнаруживать третий класс неисправностей №/льтиплек- соров - несоответствие коммутации информационных входов заданному адресу.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  мультиплексоров , содержащее распределитель импульсов, счетчик, дешифратор, два
    элемента И, элемент ШШ, элемент НЕ и два блока индикации, причем выход элемента НЕ соединен с первым входом первого элемента И, разр дные выходы счетчика  вл ютс  выходами устройстза дл  подключени  к ад ресным входам контролируемого мультиплексора, о т- личающеес  тем, что, с целью повышени  достоверности контрол , оно содержит два регистра сдвига , два элемента задержки, элемент сравнени  и триггер, причем второй вход первого элемента И  вл етс  входом пуска устройства, выход первого элемента И соединен с входом пуска
    распределител  импульсов, первый выход распределител  импульсов соединен с первым входом элемент РИМ, второй выход распределител  им:1ульсов соединен с входом сброса триггера, выходы
    распределител - импульсов с третьего по (Ы+2)-й (где N число информационных входов контролируемого мультиплексора ) соединены со второго по (Ы+1)-й входами элемента ИЛИ соответственно , (Н+3)-й выход распределител  импульсов соединен с синхровходом элемента сравнени  и через первьй элемент задержки с синхровходами первого и второго блоков индикации,
    (Ы-«-4)-й выход распредели:тел  импудь- сов соединен с счетным входом счетчика и входом установки триггера, а ()-й выход распределител  им- пульсов соединен с входом элемента НЕ, выход элемента ИЛИ соединен с тактовьф входом первого регистра сдвига и через второй элемент задержки соединен с тактовым входом второго регистра сдвига, установочньй вход
    устройства собдинен с установочным входом триггера и с установочным входом счетчика, входом сброса второго регистра сдвига, входами разрешени  первого.и второго блоков индикации.
    51
    выход триггера соединен с входом записи первого регистра сдвига, информационные входы которого соединены с шиной задани  начальных условий уст- .ройства, разр дные выходы первого регистра сдвига  вл ютс  выходами устройства дл  подключени  к информационным входам контролируемого мультиплексора , информационные входы дешифратора соединены с входами второго элемента И и разр дными выходами счетчика, выход второго элемента И соединен с информационным входом второго блока индикации, перва  группа
    117496
    информацИонньих входов элемента сравнени  соединена с группой выходов дешифратора, втора  группа информа- г ционньк входов элемента сравнени  соединена с группой разр дных выходов второго регистра сдвига, выход Равно элемента сравнени  соединен с информационным входом первого 10 блока индикации, информационный вход второго регистра сдвига  вл етс  входом устройства дл  подключени  к выходу контролируемого мультиплексора . 15
SU874326014A 1987-10-05 1987-10-05 Устройство дл контрол мультиплексоров SU1511749A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874326014A SU1511749A1 (ru) 1987-10-05 1987-10-05 Устройство дл контрол мультиплексоров

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874326014A SU1511749A1 (ru) 1987-10-05 1987-10-05 Устройство дл контрол мультиплексоров

Publications (1)

Publication Number Publication Date
SU1511749A1 true SU1511749A1 (ru) 1989-09-30

Family

ID=21335389

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874326014A SU1511749A1 (ru) 1987-10-05 1987-10-05 Устройство дл контрол мультиплексоров

Country Status (1)

Country Link
SU (1) SU1511749A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №886001, кл. G 06 F 11/00, 1979. Авторское свидетельство СССР № 1275445, кл. G 06 F 11/10, 1986. *

Similar Documents

Publication Publication Date Title
TW360791B (en) Memory array test circuit and method
SU1511749A1 (ru) Устройство дл контрол мультиплексоров
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1290333A1 (ru) Устройство дл контрол цифровых блоков
SU1610508A1 (ru) Устройство дл контрол многоканального аппарата магнитной записи и воспроизведени
SU902018A1 (ru) Устройство дл контрол логических блоков
SU1168952A1 (ru) Устройство дл контрол дискретной аппаратуры с блочной структурой
SU1608672A1 (ru) Устройство дл контрол логических блоков
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1171800A1 (ru) Устройство дл ввода информации
SU1534463A1 (ru) Устройство дл встроенного контрол блоков ЦВМ
SU1705875A1 (ru) Устройство дл контрол оперативной пам ти
SU1644390A1 (ru) Преобразователь параллельного кода в последовательный
SU1499350A1 (ru) Устройство дл анализа состо ний логических схем
SU1529221A1 (ru) Многоканальный сигнатурный анализатор
SU1160417A1 (ru) Устройство дл контрол цифровых узлов
SU1010651A1 (ru) Запоминающее устройство с самоконтролем
SU1425720A1 (ru) Устройство дл контрол структурной целостности объекта
SU1485249A1 (ru) Устройство дл контрол логических блоков
SU1275447A2 (ru) Устройство дл контрол источника последовательности импульсов
RU1833897C (ru) Устройство дл управлени и имитации неисправностей
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU1575207A1 (ru) Устройство дл контрол неисправности объекта
SU1640740A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1656553A1 (ru) Амплитудный анализатор