SU1608672A1 - Устройство дл контрол логических блоков - Google Patents

Устройство дл контрол логических блоков Download PDF

Info

Publication number
SU1608672A1
SU1608672A1 SU884443601A SU4443601A SU1608672A1 SU 1608672 A1 SU1608672 A1 SU 1608672A1 SU 884443601 A SU884443601 A SU 884443601A SU 4443601 A SU4443601 A SU 4443601A SU 1608672 A1 SU1608672 A1 SU 1608672A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
inputs
block
Prior art date
Application number
SU884443601A
Other languages
English (en)
Inventor
Владимир Николаевич Ушаков
Юрий Яковлевич Кокоровец
Павел Иванович Новиков
Владимир Станиславович Пахмутов
Анатолий Николаевич Солоха
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU884443601A priority Critical patent/SU1608672A1/ru
Application granted granted Critical
Publication of SU1608672A1 publication Critical patent/SU1608672A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  тестового контрол  логических блоков. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит формирователь тестов, генератор импульсов, формирователь последовательности импульсов, блок сравнени , блок маски, элементы ИЛИ, НЕ, триггер, блок управлени  и блок фиксации отказов. В устройстве увеличена информативность от адресе цели неисправности и состо ни  цепи неисправности, увеличена гибкость за счет исключени  из анализа на неисправность любого из выходных сигналов объекта контрол . В случае по влени  отказа процесс проверки происходит непрерывно без останова устройства. Повышена достоверность контрол  за счет непрерывного контрол  выходных сигналов объекта контрол  в течение заданного времени дл  данного теста. 3 з.п. ф-лы, 5 ил.

Description

1зобретение относитс  к автоматике и вычислительной технике и может быть использовано при тестовом контроле логических блоков.
1елью изобретени   вл етс  повышение
достоверности контрол . 1а фиг.1 приведена блок-схема юйства дл  контрол  логических :ов; на Лиг.2 - функциональна  схеуст бло
ма (шока управлени ; на фиг.З - функциональна  схема формировател  после- тельности импульсов; на фиг.4 дов; фун1
ОТКс
:циональна  схема блока фиксации зов; на фиг.5 - функциональные
схемы формировател  тестов, блока
cpai
нени ,, олока маски.
Устройство содержит формирователь 1 тестов, генератор 2 импульсов,формирователь 3 последовательности импульсов , блок 4 сравнени , блок 5 маски, злемент ИЛИ 6, элемент И 7, элемент НЕ 8, триггер 9, блок 10 управлени , блок 11 фиксации отказов , объект 12 контрол , группы выходов 13-16 блока 10, выходы 17-26 блока 10.
Блок З правлени  (фиг.2) содержит элементы НЕ 27, с первого по четвертый элементы ИЛИ 28, элементы И 29, триггер 30, счетчики 31.
Форм1фователь последовател-ьностк импульсов (фиг.З) содержит регистр
СЮ
о: ю
316
32, счетчик 33, дешифратор 34, элементы 35 сравнени , элементы И 36, элементы И 37, элементы И 38, элементы 39 и 40 задержки, элементы ШШ 41, элементы НЕ 42 и триггер 43, Блок фиксации отказов (фиг.4) содержит блок 44 пам ти, регистры 45, элемент НЕ 46 и элемент И 47,
Формирователь тестовых сигналов (фиг.5) содержит блок 48 пам ти, регистр 49.
Блок сравнени  (фиг.5) содержит элементы 50 сравнени .
Блок маски (фиг.5) содержит элементы И 51 .
Устройство (фиг.1) .содержит также группу информационных входов 52 устройства , тактовый вход 53 устройства выход 54 прерьгоани  устройства, тактовый вход 55 устройства, вход 56 режима проверки устройства, вход 57
режима Пуск устройства, вход 58 режима Загрузка устройства, выход 59 отказа устройства, группу 60 информационных выходов устройства, группу информационных выходов 61 устройства , сигнальный выход 62 устройства, сигнальный выход 63 устройства.
Устройство работает следующим образом .
После записи в формирователь 1 программы проверки, в формирователь 3 последовательности импульсов времени смены тестовых сигналов и времени начала непрерывного контрол  вы ХОДНЫ55 реакций объекта 12 контрол  в каждом тесте, блок 10 управлени  формирует начальный номер теста и включает генератор 2 импульсов. Формируетс  тестовое воздействие формирователем 1 тестов, анализируетс  выходна  реакци  провер емого логического блока, если отказа нет измен етс  номер теста и формируетс  но- вое тестовое воздействие. После окончани  программы проверки при отсутствии отказа индицируетс  Годен.
В случае по влени  отказа в блоке 11 фиксации отказов записываютс  текущий и все последуюпще Адрес тес та, Эталонные отклики, Замаскированные сигналы, при этом увеличени  времени смены тестовых сигналов не происходит. Это дает возможность продолжать проверку на заранйе за- данной частоте.
После окончани  программы проверк блок 10 управлени  формирует началь
ный адрес теста неисправности, начальный адрес неисправности (номер контакта ) и включает генератор 2 импульсов . В блоке 11 фикса1щи отказов формируетс  слово отказа, состо щее из адреса теста, эталонного отклика и замаскированных сигналов. При наличии признака Неисправность на устройство вывода вывод тс  полные дан- ные - адрес теста неисправности, состо ние цепи неисправности, адрес неисправности,в противном случае фор5
0
5
0
5
0
I
мируетс  новый адр.ес неисправности, процесс повтор етс . После анализа всех адресов неисправности формируетс  новый адрес теста неисправности, анализируютс  все адреса неисправностей . Работа заканчиваетс  после исчерпани  всех адресов тестов неисправностей с индикацией Отказ.
Устройство имеет три режима работы: загрузка, проверка, вывод. Дл  указанных режимов работы установлен следующий -приоритет: режим загрузки обладает высшим приоритетом, затем режим проверки и режим вывода. Режимы включаютс  сигналами, поступающими на входы 58 и 56. Нулевое состо ние сигнала на входе 57 устанавливает . устройство в исходное положение ( вл етс  сигналом сброса счетчиков и регистров).
Работа начинаетс  с режима загрузки , дл  этого устанавливаютс  сигналы на входах 58 и 56 в нулевое состо ние , а сигнал на входе 57 - в единичное. По импульсному сигналу на входе 53 в регистр 32 формировател  3 записываетс  информационное слово с входов 52. Так как в блоке 10 управлени  счетчик 31.1 установлен в нулевое состо ние, состо ние выхода 19 блока 10 соответствует режиму записи информации в блок 48, то во врем  действи  импульсного сигнала на входе 55 через элементы ИЛИ 28.3 и 28.4 на выходе 18 блока 10 формируетс  сигнал, по которому происходит фиксаци  по нулевому адресу в блоке 48 формировател  1 тестов очередного информационного слова с входов 52. По окончании сигнала на входе 55 состо ние счетчика 31.1 увеличиваетс  на единицу, подготовив таким образом новый адрес дл  записи следующего информационного слова. Процесс повтор етс  пока не исчерпа5
ют(1  данные. Режим загрузки заканчива«
57
вы
стс
26
сиг|нал
ра
пульсов
пае т
16
т.с  сн тием сигнала с входа 57. Режим проверки начинаетс  с устасигналов на входах 58, 56 и в единичное состо ние. Так как на соде 54 присутствует единичное со-  ние, элемент И 2У.2 на выходе блока 10 управлени  формирует
, разрешающий работу генерато2импульсов . С выхода последнего нег рерывна  последовательность имфиксированного периода посту- на счетный вход счетчика 33 формировател  3.
С последовательности импульсов сированного периода на счетном
счетчика 33 формируютс  на его поразр дных выходах соответствующие постедовательности -импульсов с уве- {ваюпщмис  периодами. Последова-. ность импульсов с необходимым периодом следовани ,, который опре- етс  состо нием первой группы щов регистра 32 и соответствую- -выходом дешифратора 34.1, прохо- через один из группы элементов , через элемент ИЛИ 41.1. Гереход сигнала на выходе элемен41 .1 в единичное состо ние вает аналогичный переход сигнала 1|ыходе элемента И.38.1, который
3инвертор 42.2 устанавливает триггера 43 в нулевое состо Через врем , определ емое эле40 задержки, на вькоде эле- ИЕ 42.1 установитс  нулевое со- хоторое поступает на вход И 38.1, на выходе которого е устанавливаетс  нулевое состо- , а на входе сброса триггера единичное, триггер подготовлен аботы по единичному входу. Кро- гого, нулевое состо ние с выхо- гемента НЕ 42.1 поступает на первого элемента группы после- ельно соединенных элементов задержки, которое через врем ,
параметрами группы эле- ентАв задержки, смещаетс  к выходу оследнего элемента группы. Сигнал ого уровн , необходимое врем  которого определ етс  со- второй группы выходов реги- 32 и соответствующим выходом ешифратора 34.2, проходит через один группы элементов И 37, через элеИПИ 41.2 и вызывает установку риггера 43 в единичное состо ние.
фик
Bxonie
лич
тел
дел:
ВЬГХ(
щим
ДИТ
и 3(
та ИШ
вызь
на
черб
выхс д
ние,
ментом
мента
сто ние
элемента
такж
ние
3 л 
е э
а 3.
ход
оза
9
предел емое
уле аде жки то нием тра
з
ент
1608672
Таким образом, на первом выходе формироватан  3 последовательности импульсов фopмIipyютc  импульсные сиг- палы фиксированной длительности с управл емым периодом следовани , а на втором выходе - с таким же периодом следовани , начало единичного состо ни  программно управл емо, окончание действи  импульса происходит по началу единичного состо ни  на первом выходе формировател  3 последовательности импульсов. На третьем вькоде формировател  3 последовательности импульсов нулевое состо ние будет тогда, когда состо ние группы входов 15 формировател  3 будет поразр дно соответствовать состо нию третьей группы выходов регистра 32.
25
30
35
Единичное состо ние сигнала на входе 56 совместно с нулевым состо нием счетчика 31.1 блока 10 вызывает установку на выходах блока 48 пам ти сигналов тестового набора по нулевому адресу, который по импульсному сигналу с первого выхода формировател  3 последовательности импульсов, поступающему через элемент И 29,4 на син- хронизирую1гд{й вход регистра 49, запо- fинaeтc  на указанном регистре. На первой группе выходов формировател  1 устанавливаютс  входные воздействи  на объект 12 контрол , на второй группе выходов - эталонные отклики выходных сигналов объекта 12 контрол , на третьей группе выходов - замаскиро- - ванные сигналы. По окончании первого 4Q импульсного сигнала на шестом входе блока 10 через элементы И 29.4, ИЛИ 28.3 счетчик 31.Г увеличивает свое состо ние на единицу - блок 48 пам ти начинает выборку нового тес- 5 тового набора по следующему адресу, кроме этого, переход младшего разр да счетчика 31.1 в единичное состо ние приводит к установке триггера 30 в единичное состо ние - под- 0 готавливаетс  цепь работы счетчика 31.3. Так как в дальнейшем цепи синхронизации счетчиков 31.1, 31.3 управл ютс  по сигналу с выхода элемента И 29.4, то состо ние счетчи- 5 ка 31.3 будет меньше на единицу счетчика 31.1. Состо ние счетчика.31.3 свидетельствует о текущем адресе теста , состо ние счетчика 31.1 - о следующем адресе теста.
Через врем , обусловленное заержкой распространени  сигналов в объекте 12 контрол , на его выходе устанавливаютс  фактические откли- j ки, которые совместно с эталонными формируют на выходе блока 4 сравнени  -код, содержащий единицы в тех разр дах, где не произошло сравнение . Блок 5 маски, независимо от вход-|0 ной информации от блока 4 сравнени , формирует на своем выходе код, содержащий нули в тех разр дах, которые маскированы, остальные пропускает беспреп тственно на входы элемен- 15 та ИЛИ 6, на выходе которого присутствует логическа  единица в те моменты времени, когда имеетс  несоответствие между эталонными и б.)актиче- скими откликами, за исключением за- 20 маскированных сигналов. Контроль выходной реакции осуществл етс  элементами И 7, НЕ 8, триггером 9 во врем  действи  сигнала с первого выхо-- да блока 10 управлени , который фор- 25 мируетс  на втором выходе формировател  3 последовательности импульсов и проходит через элемент И 29..5 блока 10 управлени . Так как имеетс  возможность измен ть период следова- ЗО ни  сигналов на входах блока 10 уп- равлени , соединенных с выходами формировател  3, это позвол ет не только проводить непрерывный поразр дный контроль фактических откликов объек- та 12 контрол , но и определ ть врем  распространени  любого сигнала от входа к выходу, реальные частотные характеристики объекта 12 контрол  в целом. 40
В случае правильной работы объек- та 12 контрол  по очередному импульсному сигналу с первого выхода форми- ровател  3 тестовый набор следующего адреса блока 48 пам ти запоминаетс  45 на регистре 49. Процесс повтор етс  до тех пор, пока по заднему фронту импульса на шестом входе блока 10 управлени  через элементы И 29.4 и 29.3 состо ние счетчика 31.3 не уве- д личитс  на единицу и поступит на вторую группу входов формировател  3 и вызовет установку нулевого состо ни  на третьем выходе этого блока, которое , поступа  на выход 54, вызывает установку выхода элемента И 29.2 в нулевое состо ние, генератор 2 импульсов прекращает свою работу, режим проверки заканчиваетс  по окон
чании тестовых проверок объекта 12 контрол .
Предположим, во врем  действи  сигнала на седьмом входе блока 10 управлени  на выходе элемента И 7 сформировалс  единичный уровень (признак отказа объекта 12 контрол ), который , инвертиру сь на элементе НЕ 8, устанавливает в единичное состо ние триггер 9, которое, поступа  на первый вход блока 10 управлени , подготавливает цепь работы счетчика 31.2 через элементы И 29.1 и ИЛИ 28.2. В блоке 10 управлени  счетчик 31.2 установлен в нулевое состо ние, состо ние седьмого выхода блока 10 управлени  соответствует режиму записи информации в блок 44, во врем  отсутстви  импульсного сигнала на шестом входе блока 10 через элемент НЕ 27.4, на восьмом выходе блока 10 управлени  формируетс  сигнал, по которому происходит фиксаци  по нулевому адресу в блоке 11 третьей группы выходов блока 10 управлени  .(адреса теста неисправности), второй группы выходов формировател  1 (эталонные отклики), группы выходов блока 5 маски (замаскированные сигналы). По переднему фронту сигнала на шестом входе блока 10 управлени  состо ние счечика 31.2 увеличитс  на единицу, подготовив таким образом новый адрес дл  записи следующих состо ний перечисленных групп выходов. Процесс прекращаетс  по переходу в нулевое состо ние сигнала на выходе 54, либо по переходу в единичное состо ние старшего разр да счетчика 31.2 блока 10 управлени , которое через элемент НЕ 27.1 также прекращает проверку объекта 12 контрол . Режим проверки заканчиваетс  сн тием сигнала с входа 57.
Режим вывода начинаетс  с установки сигналов на входе 58 в единичное состо ние, на входе 56 - в нулевое. На входы 18, 20 формировател  1 с блока 10 управлени  поступают нулевые уровни сигналов, поэтому его выходы неизменны, содержание блока 48 также не измен етс .
Так как на восьмом входе блока 10 управлени  присутствует единичное состо ние, то по переходу сигнала на входе 57 с нулевого в единичное элемент И 29.2 на выходе 26 блока 10 управлени  формирует сигнал, разре
шаю|ц1тй работу генератора 2 импульсо С вычода генератора 2 импульсов непрерывна  последовательность импульсов (зиксированного периода поступае на в:сод запуска форм фовател  3, на первом и втором выходах которого формируютс  две последовательности импульсов.
В св зи с тем, что до подачи сиг нала с входа 57 в блок 10 счетчик 31.2 установлен в нулевое состо ние состо ние выхода 23 блока 10 управлни  (оответствует режиму чтени  ин- формсНИИ из блока 44, на выходе 24 этогс же блока присутствует сигнал, разр шаюрщй выборку информации из блокс 44, счетчик 31.4 установлен в нулеюе состо ние, которое на выход элемента ИЛИ 28.1 формирует нулевое соста ние сигнала, что соответствуе режиму записи информа регистр 45.2 (регистр 45.1 по в режиме параллельной запис после подачи сигнала на вход переднему фронту импульсного
на шестом входе блока 10, к проходит через элемент И 29.7 ход 21 и далее на первый вход 11, информаци  с выхода блока нулевому адресу фиксируетс  ре|гистрах 45.1 и 45.2. По задне- фронту импульсного сигнала на ше входе блока 10 состо ние счет- 31.4 увеличитс  на единицу, на элемента ИЛИ 28.1 установит- едйничное состо ние, которое со- ствует последовательному режи- информации в регистр 45.2 записанной информации) и со- до момента обнулени  счет- 31.4. Состо ние группы выходов гра 45.1, которые  вл ютс  груп в jixoAOB блока 11 фиксации отка- го соответствует Адресу теста
, состо ние группы вы- счетчика 31.4, которые  вл ют- гвертой группой выходов блока , что соответствует
парал лельному
ции в
сто ино
поэтому
57 по
сигна|ла
торьй
на вь
блока
44 по
на
му ф
стом
чика
выходу
с 
ответ
му
(сдви|г
за тиси
храни)гс 
чика
регис
пой
зов ,ч
неисп авности
ходов
с  че
10
Адре
ВЫХОД
етс  соотв прав  стве
ПуЛЬС
блока
управлени ,
;у неисправности, состо ние
элемента НЕ 46, который  вл - :1ервым выходом блока 11, что гтствует состо нию цепи неис- )сти, зафиксируютс  на устрой- : Ывода. В случае, если им- 1ЫЙ сигнал на седьмом входе 10 управлени  проходит через И 29.6 на выход 25 этого же блока и далее на п тый вход блока 11
15
20
086
.Q , 25
30
35
40
45
0
5
2 10
фирссапии отказе и на нпч рсч г пход элемента И ч7, на выходе последнего, который  вл етс  вторым ныходом блока 11 фиксации отказов, будет единичное состо ние, что соотпегстпует признаку Неисправность. Единичное состо ин-е на первом входе элемента И 47 с второго выхода регистра 45,2 будет тогда, когда в данном разр де группы замаскированных сигналов присутствует высокий уровень, что соответствует несраннившемус  разр ду с объекта 12 контрол .
По очередному импульсному сигналу на шестом входе блока 10 управлени  регистр 45.2 сдвинет информацию на один разр д, подготовив к анализу на неисправность состо ние очередного разр да из группы замаскированных сигналов, счетчик 31.4 соответственно также увеличит свое состо ние на единицу. Процесс анализа на неисправность, фиксаци  на устройстве вывода несравнившихс  разр дов объекта 12 контрол  дл  данного адреса теста будет продолжатьс  до момента переполнени  счетчика 31,4 (за это врем  пройдут анализ все или кроме последнего выходные сигналы объекта 12 контрол ). По переднему фронту очередного импульсного сигнала на шестом входе блока 10 управлени  регистр 45.2 сдвинет информацию на один разр д, подготовив к анализу на неисправность состо ние очередного разр да. По заднему фронту этого сигнала счетчик 31.4 установитс  в нулевое состо ние , через элементы ИЛИ 28.1 и 28.2 отрицательный перепад увеличит состо ние счетчика 31.2 на единицу, начнетс  выборка информации с очередного адреса оперативного запоминающего устройства 44, кроме этого, на выходе 22 блока 10 управлени  установитс  нулевое состо ние, что соответствует параллельному режиму работы регистра 45.2.
По импульсному сигналу на седьмом входе блока 10 управлени  произойдет анализ на элементе И 47 нэ неисправность очередного разр да.
По переднему фронту импульсного сигнала.на шестом входе блока 10 управлени  илфармагщ  с выхода блока 44 по очередному адресу зафиксируетс  на регистрах 45.1 и 45.2. Далее
процесс повторитс  аналогично описанному .
После анализа на неисправность всех разр дов по всем адресам блока 44, в момент установки в единичное состо ние старшего ра зр да счетчика 31.2, которое через элемент НЕ 27.1 поступает на первый вход элемента И 29.2, прекращаетс  работа генератора 2 импульсов. После сн ти  сигнала 57 на входе блока 10 управлени  режим вывода заканчиваетс .
В случае необходимости пор док следовани  режимов работы устройства можно измен ть.

Claims (4)

1. Устройство дл  контрол  логических блоков, содержащее формирователь тестов, перва  группа выходов которого подключена к группе выходов устройства дл  подключени  к объекту контрол , втора  группа выходов формировател  тестов подключена к первой группе информационных входов блока сравнени , втора  группа информационных входов которого соединена с группой входов устройства дл  подключени  к объекту контрол , генератор импульсов, соединенный выходом с входом запуска формировател  последовательности импульсов, и элемент И, отличающеес  тем, что с целью повышени  достоверности контрол ,.,в него введены блок управлени  блок фиксации отказов, блок маски, ИЛИ, элемент НЕ и триггер, единичный вход которого соединен с выходом элемента НЕ, пр мой выход триггера соединен с первым входом блока управлени  и  вл етс  выходом отказа устройства, первый тактовый вход устройства и его входы режимов Проверка, Загрузка, Пуск подключены соответственно к второму, третьему, четвертому и п тому входам блока управлени , второй тактовый вход устройства подключен к тактовому входу формировател  последовательности импульсов, первый и второй выходы которого подключены соответственно к шестому и седьмому входам блока управлени , восьмой вход которого соединен с третьим выходом формировател  последовательности импульсов и с выходом прерывани  устройства , группа информационных вхо0
5
0
5
0
5
0
5
0
5
дов которого соединена с первой группой информа1щонных входов формировател  последовательности импульсов и формировател  тестов, втора  группа выходов которого подключена к первой группе входов блока фиксации отказов , треть  группа выходов формировател  тестов подключена к первой группе входов блока маски, втора  группа входов которого подключена к группе выходов блока сравнени , группа выходов блока маски соединена с второй группой входов блока фиксации отказов и входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого подключен к входу-элемента НЕ, второй вход элемента И подключен к первому выходу блока управлени , второй, третий , четвертый выходы которого подключены соответственно к первому, второму и третьему входам формировател  тестов, втора  группа входов которого соединена с первой группой выходов блока .управлени , п тый, шестой, седьмой, восьмой, дев тый выходы которого подключены соответственно к первому, второму, третьему , четвертому и п тому входам блока фиксатщи отказов, треть  группа входов которого подключена к второй группе выходов блока управлени , дес тый выход которого подключен к входу генератора импульсов, треть  группа выходов сигналов блока управлени  подключена к второй группе входов формировател  последовательности импульсов и к четвертой группе входов блока фиксации отказов, уетверта  группа выходов блока управлени   в- л етс  первой группой информационных выходов устройства, группа выходов блока фиксации отказов  вл етс  второй группой информационных выходов устройства, первый и второй выходы блока фиксации отказов  вл ютс  соответственно первым и вторым сигнальными выходами устройства.
2. Устройство по П.1, отличающеес  тем, что блок управлени  содержит четыре элемента НЕ, четыре элемента ИЛИ, семь элементов И, триггер, четьфе счетчика, причем выходы разр дов первого, второго, третьего и четвертого счетчиков  вл ютс  первой, второй, третьей и четвертой группами выходов блока соответственно , поразр дные выходы четверного счетчика подключены к входа пер:юго элемента ШВ1, выход которо- 1вл етс  шестым выходом блока и шючен к первому входу второго ИЛИ, второй вход которого с выходом первого элемента :)ыход второго элемента ИЛИ соеди со счетным входом второго счет- выход старшего разр да которо шрез первый элемент НЕ соединен П фвым входом второго элемента И, , третий, четвертый входы ко- Topibro  вл ютс  соответственно четго . под: элеиента соед1инен
И,
нен
чики
го
с
ВТ
вер ка, с 
тре го
ым, п тым и восьмым входами бло- выход второго элемента И  вл ет- фес тым выходом блока, второй
блока соединен с первым входом ьего элемента ИЛИ, выход которо- йодключен к первому входу четвер- того элемента ИЛИ и к счетному входу парного счетчика, выход младшего разр да которого соединен через второй элемент НЕ с единичным входом триггера , пр мой выход которого подклю- чен к первому входу третьего элемента И, выход которого подключен к сченому входу третьего счетчика, второй вход третьего элемента И подключен к второму входу третьего элемента ИЛИ, к внходу четвертого элемента И, ко- торий  вл етс  вторым выходом блока, вход блока  вл етс  третьим выходом блока и соединен с первыми входами первого, четвертого и п того элементов И, с входом третьего элемента НЕ, с вторым входом четвертого элемента ШШ, выход которого четвертым выходом блока, nepi ым выходом блока  вл етс  выход п того элемента И, второй вход которого  вл етс  седьмым входом блока и сое;;инен с первым входом шестого эле И, выход которого  вл етс  дев тым выходом блока, второй вход шестого элемента И соединен с первым вxo,cм седьмого элемента И, с выходо третьего элемента НЕ, который  вл етс  седьмым выходом блока, шестой Bxof блока подключен к второму входу ;етвертого элемента И, к входу четЕертого элемента НЕ и к второму BXOfу седьмого элемента И, выход ко- торс го подключен к счетному входу четвертого счетчика и  вл етс  п тым выходом блока, .первый вход блока сое; ине  с вторым входом первого злекента И, третий вход .которого под- к выходу четвертого элемента
10
35
15
20 5 -jg
40
50
5
НЕ, который  вл етс  восьмым выходом блока.
3. Устройство по П.1, отличающеес  тем, что формирователь последовательности импульсов содержит два дешифратора, группу элементов сравнени , триггер, две группы элементов И, группу последовательно соединенных элементов задержки, три элемента И, два элемента ИЛИ, три элемента НЕ, элемент задержки, счетчик и регистр, вход синхронизации которого соединен с тактовым входом формировател , перва  группа информационных входов которого соединена с группой информационных входов регистра ,перва  группа выходов регистра подключена к входам первого дешифратора, выходы которого соединены соответственно с первыми входами элементов И первой группы, вторые входы которьЁх подключены к поразр дным выходам счетчика, счетным входом соединенного с входом запуска формгфовател ,выходы элементов И первой группы соединены с входами первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, а через последовательно соединенные элемент задержки и элемент НЕ - к входу первого элемента задержки группы последовательно соединенных элементов задержки и к второму входу первого элемента И, выход которого через вто- рой элемент НЕ соединен с входом сброса триггера и  вл етс  первым выходом формировател , втора  группа выходов регистра подключена к входам второго дешифратора, выходы которого соединены соответственно с первыми входами элементов И второй группы , вторые входы которых подключены к выходам одноименных элементов за- держки группы элементов задерлски, выходы второй группы элементов И подключены к входам второго элемента ИЛИ, выход которого соединен с еди- ничным входом триггера,пр мой выход которого  вл етс  вторым выходом . формировател , треть  группа выходов регистра соединена с первыми входами группы элементов сравнени , вторые входы которых подключены к второй группе входов формировател , выходы элементов сравнени  группы подлкюче- ны к входам второго элемента И, вы-, ход которого через третий элемент НЕ
соединен с третьим выходом формировател .
I I
4. Устройство по п.1, о т л и - ч а ю 14 е е с   тем, что блок фик- сагдии отказов содержит регистр,сдвиговый регистр, элемент И, элемент НЕ и блок пам ти, три группы информационных входов которого соединены соответственно с первой, второй и четвертой группами входов блока, треть  группа входов которого соединена с группой адресных входов блока пам ти , входы-выходы записи и чтени  которого соединены соответственно с третьим и четвертым входами блока, перва  группа выходов блока пам ти
подключена к группе информационных входов регистра, выходы которого  вл ютс  группой выходов блока, втора  и треть  группы выходов блока пам ти соединены с первой и второй группами информационных входов сдвигового регистра , управл ющий вход которого подключен к второму входу блока,вход
синхронизации регистров подключен к первому входу блока, первый выход сдвигового регистра соединен через элемент НЕ с первым выходом блока, второй выход сдвигового регистра соединен с первым входом элемента И, второй вход которого подключен к п тому входу блока, выход элемента И  вл етс  вторым выходом блока.
Фи.г.г
/ft. ГЦ; ресЗуи.и.
I
Mff/f- ные
зг
flffm
f-$
35
J5/
Л
« в
1
Редактор А.Шандор
Составитель М.Кудр шев
Техред М.Дидык Корректор Л.Бескид
Заказ 3618
Тираж 570
ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5
lo
Подписное
SU884443601A 1988-06-17 1988-06-17 Устройство дл контрол логических блоков SU1608672A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884443601A SU1608672A1 (ru) 1988-06-17 1988-06-17 Устройство дл контрол логических блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884443601A SU1608672A1 (ru) 1988-06-17 1988-06-17 Устройство дл контрол логических блоков

Publications (1)

Publication Number Publication Date
SU1608672A1 true SU1608672A1 (ru) 1990-11-23

Family

ID=21382585

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884443601A SU1608672A1 (ru) 1988-06-17 1988-06-17 Устройство дл контрол логических блоков

Country Status (1)

Country Link
SU (1) SU1608672A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
№ 1 4443601/24-24 17.06.88 23. 11.90. Бкш. Р 43 В.Н.Ушаков, Ю.Я.Кокоровец, Новиков, В.С.Пахмутов и А.Н.Соло681.325(088.8) Авторское свидетельство СССР 1Ф05063, кл. С 06 F 11/26, 1981 вторское свидетельство СССР № 1151086, кл. С 06 F 11/26, 1985. *

Similar Documents

Publication Publication Date Title
US3573751A (en) Fault isolation system for modularized electronic equipment
SU1608672A1 (ru) Устройство дл контрол логических блоков
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU1023399A1 (ru) Устройство дл коррекции адресных сигналов в пам ти последовательного действи
SU1705876A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU903938A1 (ru) Устройство дл контрол знаний обучаемых
SU1663771A1 (ru) Устройство дл детектировани ошибок
SU1509902A2 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU1196875A1 (ru) Устройство дл функционального контрол цифровых блоков
SU1449997A1 (ru) Устройство дл контрол регистров сдвига
SU1256101A1 (ru) Устройство дл контрол цифровых блоков пам ти
SU1394181A1 (ru) Устройство дл проверки электрических межразъемных соединений
RU2248610C2 (ru) Устройство для управления получением оценки качества знаний в системе дистанционного обучения
SU1040526A1 (ru) Запоминающее устройство с самоконтролем
SU1397964A1 (ru) Устройство дл отображени информации
SU1111171A1 (ru) Устройство дл контрол цифровых узлов
SU1705875A1 (ru) Устройство дл контрол оперативной пам ти
SU388288A1 (ru) Всесоюзная
SU911532A1 (ru) Устройство дл контрол цифровых узлов
SU1013960A1 (ru) Устройство дл контрол цифровых узлов
RU1830535C (ru) Резервированное устройство дл контрол и управлени
SU1062623A1 (ru) Устройство дл контрол импульсов
SU660053A1 (ru) Устройство дл контрол микропроцессора
SU1071978A1 (ru) Устройство дл диагностировани логических блоков
SU1148009A1 (ru) Устройство дл контрол цифровых блоков