SU1166120A1 - Устройство дл контрол цифровых узлов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода-вывода, первьй блок пам ти, .коммутатор, счетчик, блок сравнени , блок индикации и блок управлени , содержащий генератор тактовых имаульсов , элемент. И, регистр, шифратор, счетчик адреса и узел пам ти программ , причем информационные входы-г выходы блока ввода-вывода  вл ютс  информационными входами-выходами устройства, информационные входывыходы коммутатора соединены с входами-выходами объекта контрол , информащюнный выход коммутатора соединен с первой группой информационных входов блока сравнени , выход которого соединен с входом блока индикации, выход которого соединен с управл ющим входом блока вводавывода , информационнь1Й выход которого соединен с информационным входом первого блока пам ти, выходы разр дов типа информации которого соединены с управл ющими входами коммутатора и блока сравнени . группа выходов информационных разр дов первого блока пам ти соединена с первой группой информационных входов коммутатора и второй группой информационных входов блока сравнени , а блоке управлени  вькод регистра через шифратор соединен с информационным входом счетчика адреса , выход которого соединен с адресным входом узла пам ти программ , группа выходов разр дов очередного адреса программы которого соединена с первой группой информационных входов регистра, втора  группа информационных входов которого соединена с группой выходов разр дов очередного адреса програмСЛ С мы первого блока пам ти, вход режима работы которого соединен с выходом первого разр да режима работы узла пам ти программ блока управлени , выход запуска которого соединен с счетным входом счетчика, выход, генератора тактовых импульсов соединен с первым входом элемен о та И выход которого соединен с счетным входом счетчика адреса, второй вход элемента И блока управлени  и треть  группа информационных входов регистра блока управлени  соединены соответственно с выходом запуска и группой выходов начального адреса программы блока вводавывода , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введены второй блок пам ти, шифратор и группа формирователей импульсов, причем выходы счетчика соединены с входами соответствующих формиро

Description

вателей импульсов группы, выходы которых соединены с входами шифратора , выход кот.орого соединен с адресным входом второго блока пам ти группа информационных выходов которого соединена с второй группой информационных входов коммутатора. 0 информационные входы второго блока пам ти соединены с выходами информационных разр дов первого блока пам ти, выход второго разр да режима работы узла пам ти программ блока управлени  соединен с входом режима работы второго блока пам ти.

Изобретение относитс  к контроль но-измерительной технике и может быть использовано дл  проверки функционировани  и диагностики цифровых узлов. Известно устройство дл  испытани  логических блоков, содержащее блок управлени , генератор случайньк кодов, дешифратор, И -разр дный сумматор по модулю 2, коммутатор , эталонный и контролируемый блоки, блок сравнени  Л. Недостатками этого устройства  вл ютс  сложность коммутации сигна лов на эталонный и контролируемый блоки, малое быстродействие проведени  проверки функционировани  сложных цифровых узлов из-за отсутстви  возможности дополнени  их. проверки тестами по таблице истиннести . Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  автоматизированного контрол  функционировани  цифровых плат, содержащее блок ввода-вьгоода блок управлени , блок пам ти, счет чик, блок формировани  кодовой последовательности, контактное поле два коммутатора, блок сравнени  ц блок индикации, причем вход-вькод блока ввода-вывода  вл етс  входомвыходом устройства, информационный выход блока ввода-вывода соединен с информационным входом блока пам ти , информационный выход которого соединен с первым входом первого коммутатора, выход которого соедине с первым входом второго коммутатора первый выход которого соединен с первым входом блока сравнени , выход которого соединен с первым входом блока сравнени , выход которого соединен с входом блока индикации, выход которого соединен с управл ющим входом блока ввода-вывода, выход запуска которого соединен с входом запуска блока управлени , тактовый выход которого соединен с счетным входом счетчика выход которого соединен с входом блока формировани  кодовой последовательности , выход которого через контактное поле соединен с вторым входом первого коммутатора, вторые вход и выход второго коммутатора соединены соответственно с входом и выходом объекта контрол , вьпсод режима работы блока управлени  соединен с входом режима работы блока пам ти, выходы разр дов адреса программы которого соединены с адресным входом блока управлени , второй вход схемы сравнени  соединен с информационным выходом блока пам ти 21. Недостатком известного устройства  вл етс  низкое быстродействие, обусловленное ручным программированием сигналов входных последовательностей . Целью изобретени   вл етс  повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых устройств, содержащее блок ввода-вьшода, первый блок пам ти , коммутатор, счетчик, блок сравнени , блок индикации и блок управлени , содержащий генератор тактовых импульсов, элемент И, регистр , шифратор, счетчик адреса команд и узел пам ти программ, причем информационные входы-выходы блока ввода-вывода  вл ютс  инфорj .aциoннь ми входами-выходами уст3

ройства, информационные входы-вы , ходы.коммутатора соединены с входами-выходами объекта контрол , информационный выход коммутатора соединен .с первой группой информационных бх.одов блока сравнени , выход которого соединен с входом блок индикации, выход которого соединен с управл ющим входом блока вводавывода , информационный выход которого соединен с информационным входом первого блока пам ти, выходы разр дов типа информации которого соединены с управл ющими входами коммутатора и блока сравнени , группа выходов информационных разр дов первого блока пам ти соединена с первой группой информационных входов коммутатора и второй группой информационных входов блока сравнени , в блоке управлени  выход регистра через шифратор соединен с информационным входом счетчика адреса, выход которого соединен с адресным входом узла пам ти программ , группа выходов разр дов очередного адреса программы которого соединена с первой группой информационных входов регистра, втора  группа информационных входов которого соединена с группой выходов разрдов очередного адреса программы первого блока пам ти, выход режима работы которого соединен с выходом первого разр да режима работы узла пам ти программ блока управлени , выход запуска которого соединен с счетным входом счетчика, выход генератора тактовых импульсов соединен с первым входом злемента И, выход которого соединен с счетным входом счетчика адреса, второй вход элемента И блока управлени  и треть  группа информационных входов регистра блока управлени  соег динены соответственно с выходом запуска и группой выходов начального адреса программы блока вводавывода , введены второй блок пам ти, шифратор и группа формирователей импульсов, причем выходы счетчика соединены с входами соответствующих формирователей импульсов группы, выходы которых соединены со входами шифратора, выход которого соединен с адресным входом второго блока пам ти., группа информационных выходов которого соединена с второй

20.4

группой информационных входов коммутатора , информационные входы второго блока пам ти соединены с выходами И1гформационных разр дов первого блока пам ти, выход второго разр да режима работы узла пам ти программ блока управлени  соединен с входом режима работы второго блока пам ти.На фиг. 1 приведена структурна  схема предлагаемого устройства дл  контрол  цифровых узлов; на фиг.2 структурна  схема блока управлени ; на фиг. 3 - структурна  схема коммутатора .

Устройство (фиг. 1), содержит блок 1 ввода-вывода, первый блок 2 пам ти, блок 3 управлени , блок 4 индикации, счетчик 5, группу 6 формирователей импульсов, шифратор 7, второй блок 8 пам ти, коммутатор 9, блок 10 сравнени  и объект 11 контрол .

Блок 3 управлени  (фиг. 2) содержит регистр 12, шифратор 13, счетчик 14 адреса, узел 15 пам ти программ, элемент И 16, генератор 17 тактовых импульсов.

Коммутатор 9 (фиг. 3) содержит регистр 18 типа выходного контакта, информационньй регистр 19, группу 20 регистров эталонного уровн , группу 21 двунаправленных формирователей импульсов, группу 22 компараторов и дешифратор 23.

Устройство работает следующим образом.

При помощи блока 1 ввода-вывода в блок 2 пам ти вводитс  программа проверки и размещаетс  в нем словами определенной дпины. (Управление записью осуществл ет программа блока 3 управлени ).

Каждое слово содержит информацию, признаки вида информации и признаки корректировки адреса программы блока 3 управлени .

По окончании зайиси программы проверки в первый блок 2 пам ти блок 3 управлени  начинает считывать содержимое блока 2 пам ти и рассылать его по блокам устройства в зависимости от признаков типа информации , содержащихс  в считанном слове.

Таким образом, заполн етс  второй блок 8 пам ти. В него записываетс  переменна  информаци , предназначенна  дл  передачи на объект контрол  (разр дность блока 8 пам ти в общем случае равна количеству входов объекта 11 контрол ).

Посто нна  информаци , передаваема  в объект контрол , записываетс  на регистр 19 выхода коммутатора 3 . На регистр 18 типа контакта из блока 2 пам ти записываютс  Признаки , указывающие  вл етс  данный контакт входом или выходом. Состо ние разр дов регистра 18 управл ет режимом работы группы 21 двунаправленных формирователей импульсов.

На группу 20 регистров эталонного уровн  записываетс  код,уровн , которьй по соответствующему выходному контакту объекта 11 контрол  соответствует единичному сигналу.

На блок 10 сравнени  записываетс ожидаемое значение выходных сигналов объекта 11 контрол .

Переменные входные последовательности дл  объекта 11 контрол  формируютс  с использованием того свойст кода Гре , что в каждом очередном такте изменение логического состо ни  происходит только в одном разр де .

Перед проверкой объекта 11 контрол  с использованием последовательности по коду Гре  словами, поступащими из блока 2 пам ти в блок 8 пам ти, записываютс  адреса контактов , в которые должны поступать соответствующие разр ды кода Гре . Пр поступлении слова о генерации последовательности блок 8 пам ти переводитс  в режим формировани  последовательности , а блок 3 управлени  запускает двоичный счетчик 5. Выходные сигналы счетчика 5 поступают на формирователи импульсов группы 6 Сигнал на выходе формировател  импульсов группы 6 указывает Тот разр д , в котором происходит изменение логического состо ни .

В таблице дан анализ возрастающей двоичной последовательности, в результате которого информацию о признаке кода Гре  несет разр д, логическое состо ние которого измен етс  из О в 1.

Группа 6 формирователей импульсов формирует признак кода Гре  в виде унитарного кода. Импульс формируетс  при переходе соответствующего разр да счетчика из нулевого

в единичное состо ние. Единица в унитарном коде соответствует тому разр ду кода Гре , в котором в данный такт происходит изменение состо ни  логического уровн . Далее унитарный код поступает на шифратор 7, преобразующий унитарный код признака кода Гре  в двоичный код.

Двоичный код.признака кода Гре  из шифратора 7 поступает в блок 8 пам ти в качестве адреса. При этом блок 8 пам ти вьщает в коммутатор 9 номера контактов (в позиционном коде ) , адрес канала, в которых необходимо изменить логический уровень стимулирующего сигнала на противоположный , т.е. сформировать стимулирующий сигнал по коду Гре , разр д которого соответствует вьщеленному унитарному признаку кода Гре . На один входной контакт объекта 11 контрол  можно направить несколько разр дов двоичного признака кода Гре , т.е. можно стимулировать входной контакт объекта 11 контрол  по суммарной последовательности нескольких разр дов кода Гре .

Дл  оценки правильности функцио«ировани  контролируемого цифрового узла при его проверке по последовательности кода коммутатор 9 формирует дл  блока 10 сравнени  информацию о логическом уровне отклика каждого вькода объекта 11 контрол , в котором формируетс  обща  многоканальна  сигнатура откликов дл  всех выходов и после прохождени  всей программы сравниваетс  с образцовой сигнатурой. В случае несовпадени  многоканальных сигнатур определ ютс  сигнатуры по каждому выходу объекта 1 1 контрол  и сравниваютс  с образцовыми. Таким образом, как и в режиме проверки по таблице истинности , определ ютс  каналы с непра вш1ьными откликами.

Блок 4 индикации информации индицирует информацию о каналах с неправильными откликами, а при необходимости вьвдачи - на внешние регистрирующие приборы. Эти информаци  выдаетс  в блок 1 ввода-вьшода.

Таким образом, предлагаемое устройство .обладает более высоким быстродействием, так как подключение контролирующих сигналов к объекту контрол  осуществл етс  автоматически Кроме того,исключение ручной коммутаци повьрает надежность контрол .

Продолжение таблицы

Фиг. 1

От ff/te/ftr 1 Фиъ. 2 Фиъ. J

Kff.ll KfA.lO

OmSjt.8 OmS/i.Z . OmS4.Z

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок ввода-вывода, первый блок памяти, коммутатор, счетчик, блок сравнения, блок индикации и блок управления, содержащий генератор тактовых импуль-. сов, элемент.И, регистр, шифратор, счетчик адреса и узел памяти программ, причем информационные входы-? выходы блока ввода-вывода являются информационными входами-выходами устройства, информационные входывыходы коммутатора соединены с входами-выходами объекта контроля, информационный выход коммутатора соединен с первой группой информацион- ных входов блока сравнения, выход которого соединен с входом блока индикации, выход которого соединен с управляющим входом блока вводавывода, информационный выход которого соединен с информационным входом первого блока памяти, выходы разрядов типа информации которого соединены с управляющими входами коммутатора и блока сравнения, группа выходов информационных разрядов первого блока памяти соединена с первой группой информационных входов коммутатора и второй группой информационных входов блока сравнения, а блоке управления выход регистра через шифратор соединен с информационным входом счетчика адреса, выход которого соединен с ' адресным входом узла памяти программ, группа выходов разрядов очередного адреса программы которого соединена с первой группой информационных входов регистра, вторая группа информационных входов которого соединена с группой выходов 5 разрядов очередного адреса программы первого блока памяти, вход режима работы которого соединен с выходом первого разряда режима работы узла памяти программ блока управления, выход запуска которого соединен с счетным входом счетчика, выход генератора тактовых импульсов соединен с первым входом элемента И,выход которого соединен с счетным входом счетчика адреса, второй вход элемента И блока управления и третья группа информационных' входов регистра блока управления соединены соответственно с выходом запуска и группой выходов начального адреса программы блока вводавывода, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены второй блок памяти, шифратор и группа формирователей импульсов, причем выходы счетчика соединены с входами соответствующих формироSU ...1166120 ватепей импульсов группы, выходы которых соединены с входами шифратора, выход которого соединен с адресным входом второго блока памяти, группа информационных выходов которого соединена с второй группой информационных входов коммутатора, информационные входы второго блока памяти соединены с выходами информационных разрядов первого блока памяти, выход второго разряда режима работы узла памяти программ блока управления соединен с входом режима работы второго блока памяти.