SU1196875A1 - Устройство дл функционального контрол цифровых блоков - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее блок ввода информации, блок пам ти, коммутатор, первый блок сравнени , блок управлени , блок вывода информации, причем выход блока ввода информации соединен с информационным входом блока пам ти, выходы первой группы которогосоединены с информационными входами первой группы коммутаторов, входы группы управлени  которого соединены с выходами первой группы блока управлени , выходы второй группы которого соединены с входами группы управлени  блока пам ти, выходы группы блока ввода информации соединены с входами блока управлени , выходы третьей группы которого соединен с входами группы управлени  блока ввода информации , выходы четвертой группы блока управлени  соединены с входами первой группы блока вывода информации , входы второй группы которого соединены с выходами первого блока сравнени , входы первой группы которого соединены с выходами второй группы блока пам ти,.информационные выходы первой группы и входы второй группы коммутаторов,  вл ютс  группой выходов и группой входов устройства соответственно, отличающеес   тем, что, с целью повьшени  быстродействи  устройства, информационные входы группы блока пам ти соединены , с информационными выходами второй группы коммутаторов, а выходы третьей группы блока пам ти соединены с входами второй группы первого блока сравнени . 2. Устройство по п. 1, о т л и чающеес  тем, что блок упi равлени  содержит регистр числа тес (Л тов, регистр начального теста, регистр числа циклов, регистр режима контрол , регистр адреса, счетчик тестов, счетчик циклов, второй и третий блоки сравнени , управл емый генератор, распределитель импульсов, переключатель, группу Ьереключателей , причем информационный и синхро а: низирующий входы регистра числа тестов , регистра начального теста, ре- 00 гистра числа циклов, регистра режима контрол , регистра адреса, первый ел вход yпpJ вл eмoгo генератора  вл ютс  соответствующими входами блока управлени , выход управл емого генератора соединен со счетным входом счетчика тестов, выходы которого соединены с входами первой группы второго блока сравнени , входы второй группы которого соединены с выходами регистра числа тестов, вход переключател  соединен с пганой питани , выход второго блока сравнени  соединен с первым входом распределител  импульсов

Description

и со счетным входом счетчика циклов выходы которого соединены с входами первой группы третьего блока сравнени , выходы второй группы которого соединены с выходами регистра числа циклов, выход третьего блока сравнени  соединен с вторым входом управл емого генератор 1, выход которого соёдннёйс вторымвходом распредели ,тел  импульсов, входы третьей груп , пы которого соединены с выходами регистра режимов контрол , выходы первой группы распределител  импульсов соединены с управл ющими входами счетчика тестов, счетчика циклов и третьего блока сравнени , входы второй группы распределител  соединены с входами первой группы каждого из 75 переключателей группы, входы второй группы каждого из которых соединены с выходами регистра адреса, выходы регистра начального теста соединены с информационными входами счетчика .тестов, выходы второй группы переключателей выходами первой группы блока управлени , выходы счетчика тестов, вьгходы группы переключателей  вл ютс  выходами второй группы блока управлени , выход переключател  и выход третьего блока сравнени   вл ютс  выходами третьей группы блока управлени , выходы счетчика тестов , выход третьего блока сравнени  и выходы регистра режимов контрол   вл ютс  выходами четвертой группы блока управлени .

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  контрол  и диагностики неисправностей быстродействующих цифровых логических узлов, включа  большие БИС.

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 - схема блока пам ти; на фиг. 3 - схема блока управлени ; на фиг. 4 - схема коммутатора.

Устройство (фиг. 1) содержит блок 1 ввода информации , блока 2 пам ти , коммутатор 3, блок 4 сравнени  блок 5 управлени , блок 6 вывода информации . Провер емый блок 7 подключ ,етс  к устройству через коммутатор 3

Блок пам ти (фиг. 2) разделен на две зоны: эталонов и тестов. Кажда  из зон содержит субблоки 8 и 9 по числу выводов провер емого цифрового узла. Блок 2 пам ти содержит первый информационный вход 10, входы управл ющей группы 1t, выходы второй группы 12, информационные входы второй группы 13, выходы первой группы 14, выходы третьей группы 15. Субблоки выполн ют функции быстродействующего запоминающего устройства (ЗУ) с возможност ми чтени  и записи информации . Каждый субблок 8 содержит ЗУ с информационным входом и выходом и входы управл ющей группы, котора  состоит из адресных входов ЗУ, входов управлени  ЗУ, Каждый субблок 9 содержит ЗУ, входной коммутатор, обеспечивающий подключение первого или второго информационных входов к информационному входу ЗУ, выходной

коммутатор, обеспечивающий подключение , выхода ЗУ к первому или второму выходу субблока, входы управл ющей группы.. Входы управл ющей группы субблока 9 состо т из адресных входов

ЗУ, входов управлени  ЗУ, входов управлени  коммутаторами. Вход 10 бл.ока 2 соединен с информационным входом каждого субблока 8 и с первым информационным входом каждого субблока 9. Входы второй группы 13  вл ютс  вторыми информационными входами субблоко.в 9. Выходы второй группы 12  вл ютс  информационными выходами субблоков 8. Выходы первой группы 14.

 вл ютс  первыми выходами субблоков 9. Входы группы 11 управлени  соединены с соответствующими входами кажого из субблоков 8 и 9.

Блок управлени  (фиг. 3) содержит

регистр 16 числа тестов, счетчик 17 тестов, второй блок 18 сравнени , упавл емый генератор 19, первый переключатель 20, счетчик 21 циклов, третий блок 22 сравнени , регистр 23 начального теста, регистр 24 числа циклов, регистр 25 режима контрол , регистр 26 адреса, распределитель 27 импульсов, вторую группу 28 пере ключателей , входы 29 блока, выходы первой группы 30, выходы второй группы 31, выходы третьей группы 32, выходы четвертой группы 33. Количество переключателей в группе 28 равно числу субблоков 8 и 9 в блоке 2 пам ти. Коммутатор (фиг. 4) содержит узлы 34 коммутации по числу выводов провер емого узла, входы управл ющей группы 35, информационные выходы первой группы 36, информационные входы первойгруппы 37, информационные выходы второй группы 38, информационные входы второй группы 39.

Блок 1 ввода предназначен дл  вода, например, с перфоленты тестовой и управл ющей информации. Каждый тестовый набор состоит из стимулов и эталонов. Стимулы - совокупность сигналов, подаваемых на входы провер емого блока 7. Эталоны - совокупность сигналов, которые должны по витьс  на выходных контактах провер емого блока в ответ на стимулы, если провер емьй блок исправен. Управл юща  информаци  определ ет режим работы устройства, адреса начального и конечного тестовых наборов, число циклов при проведении теста, функции выводов провер емого блока.

Устройство работает в трех режимах: записи тестовых наборов Запись проведени  контрол  Тест, сравнении результата контрол  с эталонами Сравнение. Каждый вывод провер емого блока вьшолн ет функцию входного или выходного контакта.

Блок 2 пам ти предназначен дл  хранени  стимулов и эталонов, выдачи стимулов и фиксации выходных сигналов провер емого блока.

Коммутатор 3 обеспечивает передачу стимулов на входные контакты провер емого блока 7 и пер.едачу сигналов , по вл ющихс  на выходах провер емого блока 7, на входы блока 2 пам ти.

Блок 4 сравнени  осуществл ет сравнение эталонов с реакци ми провер емого узла 7, фиксированными в блоке 2 пам ти. Блок 5 управлени  служит дл  хранени  управл ющей информации и выдачи сигналов управлени  в блоки 1-3 и 6. Блок 6 вывода служит дл  печати результатов контрол 

Устройство работает следующим образом .

По команде блока 5 управлени  от блока 1 ввода в блок 5 поступает информаци , устанавливающа  режим работы устройства Запись. В этом режиме в субблоки 8 записываютс  тестовые наборы, в субблоки 9 (подключение к входам провер емого блока 7) записываютс  стимулы, а субблоки 9, подключенные к выходам провер емого блока 7, обнул ютс .

В режиме Запись происходит последовательное занесение тестовой информации в ЗУ каждого из субблоков 8 и 9. Последовательный набор каждого из субблоков дл  записи информации обеспечиваетс  кодом, поочередно вводимым из блока 1 ввода в регистр 26 адреса блока 5 управлени . Этот код определ ет работу ЗУ выбранного субблока в режиме записи, в то врем  как ЗУ всех остальных субблоков работают в режиме хранени  двоичной информации. Тестова  информаци  через вход 10 входного коммутатора выбранного субблока поступает на входы ЗУ и по сигналам управлени  записываетс  в  чейки пам ти ЗУ с адресами, задаваемыми счетчиком 17 тестов блока 5 управлени .

После записи тестовой информации в блок -2 пам ти от блока 1 ввода в блок 5 управлени  поступает информаци , устанавливающа  режим работы усройства Тест. При этом в регистр 16 числа тестов заноситс  адрес  чеек пам ти блока 2, в которых хранитс  конечный тестовый набор. В регистр 23 начального теста заноситс  адрес  чеек пам ти блока 2., в которых хранитс  начальный тестовый набор, в регистр 24 циклов - код числа повторений тестов, в регистр 25 режима контрол  - код, соответствующий режиму проведени  контрол . В регистр 26 адреса заноситс  код, определ ющий режим хранени  информации в субблоках 8, записи информации с входов группы 13 в ЗУ субблоков 9, подключенных к выходам провер емого узла, выдачи инфорь ации на выходы группы 14 из ЗУ субблоков 9, подключенных к входам провер емого узла.

После занесени  управл ющей информации в регистры 23-26 блока 5 управлени  от блока 1 ввода в блок 5 поступает сигнал, разрешающий вьщачу последовательности пр моугольных импульсов управл емым генератором 19 Период следовани  пр моугольных импульсов устанавливаетс  равным требуемому времени изменени  стимулов на входах провер емого блока 7.

В режиме работы Тест код, записанный в регистре 26 адреса, определ ет дл  каждого субблока 9 один .из двух видов работы. Вид работы зависит от функции соединенного с соответствующим субблоком контакта провер емого блока 7. При работе субблоков , подключенных к входному контакту блока 7, стимулы считываютс  из ЗУ субблоков и через выходные коммутаторы субблоков поступают на выходы группы 14 блока 2 пам ти, а затем через узлы 34 коммутации и выходы первой группы 36 коммутации поступают на входы второй группы 13 блока 2 пам ти. При работе субблоков 9, подключенных к выходному контакту блока 7, выходные реакции через входные коммутаторы субблоков 9 записываетс  в ЗУ соответствующих субблоков, фиксиру сь в блоке 2 пам ти. Контроль считаетс  завершенным после И кратной вьщачи стимулов, расположенных между начальным и конечным тестовыми наборами, и фиксации соответствующих выходных реакций, где h - число повторений теста, записанное в регистре числа 24 циклов. При зав-ершении контрол  на выходе узла 22 сравнени  формируетс  сигнал окончени  режима работы устройства Тест.

По сигналу завершени  контрол  от блока 1 ввода в. блок 5 поступает информаци , устанавливающа  режим работы устройства Сравнение, и включаетс  устройство 6 вывода. В этом режиме происходит попарное считывание из блока 2 пам ти и сравнение в блоке 4 тестовьк наборов, фиксированных в субблоках 8 и 9, с одинаковыми номерами. .

При несовпадении значений выходных реакций и стимулов из субблоков 9 с их эталонными значени ми, записанными в субблок 8, блоком 6 распечатываютс  номера тестового набора и обозначаютс  номера выводов

провер емого блока 7, на которых обнаружено несовпадение. Номер тестового набора, в котором обнаруживаетс  неисправность поступает в блок 6 с выхода блока 5 управлени , а номера контактов, на которых код набора не соответствует коду эталона , обозначаютс  номером позиции на распечатке. Режим работы устройства Сравнение заканчиваетс  после сравнени  с эталоном и анализа результата всех тестовых наборов.

5 Блок 5 управлени  работает следующим образом.

При нажатии кнопки Пуск на вход блока 1 ввода поступает сигнал начала работы. В регистр 25 от блока 1 ввода записываетс  код режима Запись, в регистр 23 заноситс  адрес начального тестового набора, в регистр 16 - адрес конечного тестового набора, в регистр 24 - код единичного числа повторений теста. В регистр 26 записываетс  код, определ ющий режим записи информации первого субблока и режим хранени  информации всех остальных субблоков. Затем от блока 1 ввода включаетс  управл емый генератор 19. В исходном состо нии сигналы управлени  от. распределител  27 импульсов фиксируют режим параллельного ввода информации счетчика 17 и обнул ют счетчик 21. После прихода первого импульса от генератора 19 на синхровход 17 происходит занесение информации из регистра 23 в счетчик 17 и перевод последнего в режим счета. Выходные сигнапы переключателей 28 обеспечивают работу выбранного субблока в режиме записи тестовой информации, поступающей от блока 1 ввода. При достижении счетчиком 17 адреса конечного тестового набора срабатывают блока 18 сравнени , счетчик 21 циклов и блок 22 сравнени . По выходному сигналу блока 22 происходит .выключение генератора 19. После этого счетчик 17 устанавливаетс  в исходное состо ние, в регистр 26 от блока 1 ввода поступает код, определ ющий режим записи информации дл  очередного субблока, включаетс  управл емый генератор 19 и проводитс  занесение тестовой информации в ОЗУ соответствующего субблока. При подготовке к режиму Тест в регистры 26, 23, 16, 24 и 25 от блока 1 ввода записываетс  управл юща  информации. Сигналами управлени  от распределител  27 импульсов счетчик 17 устанавливаетс  в режим параллельного ввода информации, а счетчик 21 обнул етс . Контроль провер емого блока 7 начинаетс  после включени  генератора 19 от блока 1 ввода. После прихода первого импульса от генератора 19 на синхровход счетчика 17 происходит занесение адреса начального теста из регистра 23 в счетчик 17 и перевод счетчика 17 в режим счёта. Выходные сигналы счетчи ка 17 поступают в субблоки 9 как адреса тестов. Выходные сигналы переключателей 28 обеспечивают дд  каждого субблока 9 и соединенного с ним узла 34 коммутации один из двух режимов работы в зависимости от функ ции, выполн емой соответствующим суб блоком 9. Вид функции (выдача стиму jj ,, j jfifj V tf 4- i,..-..-.ЛОВ или прием выходных реакций) субблока 9- определ етс  кодом, записанным в регистре 26. При достижении счетчиком 17 адреса конечного тестового набора срабатьгоает блок 18 сравнени , выходной сигнал которого увеличивает на едини цу содержимое счетчика 21 и через распределитель 27 импульсов переводи счетчик 17 в режим параллельного ввоа информации. Следующим синхроимпульсом от генератора 19 в счетчик 17 из регистра 23 записываетс  адрес начального тестового набора, счетчик 17 переводитс  в режим счета и начинаетс  очередной цикл проведени  теста . При достижении счетчиком 21 кода числа повторений теста срабатывает блок 22 сравнени , выходной сигнал которого отключает генератор 19 и сообщает блоку 1 ввода.о завершении режима Тест, От блока 1 ввода в регистр 25 поступает код режима Сравнение и блок 5 управлени  включает блок 6. От блока 1 ввода в регистр 23 записываетс  адрес начального тестового набора, в регистр 16 - адрес конечного тестового набора, в регистр 24 код единичного числа повторений. В регистр 26 заноситс  код, определ ющий режим чтени  информации двух ,. выбранных субблоков 8 и 9 и режим хранени  информации дл  остальных субблоков, затем включаетс  генератор 19 и формируютс  сигналы управлени , обеспечивающие считывание из ОЗУ выбранных субблоков 8 и 9 всех тестовых наборов. Окончание режима Сравнение формируетс  по сигналу с выхода блока 22 сравнени .

Фиг Л

Claims (2)

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее блок ввода информации, блок памяти, коммутатор, первый блок сравнения, блок управления, блок вывода информации, причем выход блока ввода информации соединен с информационным входом блока памяти, выходы первой группы которогосоединены с информационными входами первой группы коммутаторов, входы группы управления которого соединены с выходами первой группы блока управления, выходы второй группы которого соединены с входами группы управления блока памяти, выходы группы блока ввода информации соединены с входами блока управления, выходы третьей группы которого соединен с входами группы управления блока ввода информации, выходы четвертой группы блока управления соединены с входами первой группы блока вывода информации, входы второй группы которого соединены с выходами первого блока сравнения, входы первой группы которого соединены с выходами второй группы блока памяти, информационные выходы первой группы и входы второй группы коммутаторов, являются группой выходов и группой входов устройства соответственно,' отличающеес я тем, что, с целью повышения быстродействия устройства, информационные входы группы блока памяти соединены. с информационными выходами второй группы коммутаторов, а выходы третьей группы блока памяти соединены с входами второй группы первого блока сравнения.

2. Устройство по п. 1, о т л и чающееся тем, что блок управления содержит регистр числа тестов, регистр начального теста, регистр числа циклов, регистр режима контроля, регистр адреса, счетчик тестов, счетчик циклов, второй и третий блоки сравнения, управляемый генератор, распределитель импульсов, переключатель, группу йереключателей, причем информационный и синхронизирующий входы регистра числа тестов, регистра начального теста, ре- гистра числа циклов, регистра режима контроля, регистра адрцса, первый вход управляемого генератора являются соответствующими входами блока управления, выход управляемого генератора соединен со счетным входом счетчика тестов, выходы которого соединены с входами первой группы второго блока сравнения, входы второй группы которого соединены с выходами регистра числа тестов, вход переключателя соединен с шиной питания, выход второго блока сравнения соединен с первым входом распределителя импульсов

SU „„1196875 и со счетным входом счетчика циклов, выходы которого соединены с входами первой группы третьего блока сравнения, выходы второй группы которого соединены с выходами регистра числа циклов, выход третьего блока сравнения соединен с вторым входом управляемого генератора, выход которого соёдинёй'с вторым '· входом распределителя импульсов, входы третьей груп. пы которого соединены с выходами регистра режимов контроля, выходы первой группы распределителя импульсов соединены с управляющими входами счетчика тестов, счетчика циклов и третьего блока сравнения, входы второй группы распределителя соединены , с входами первой группы каждого из переключателей группы, входы второй группы каждого из которых соединены с выходами регистра адреса, выходы регистра начального теста соединены с информационными входами счетчика .тестов, выходы второй группы переключателей являются выходами первой группы блока управления, выходы счетчика тестов, выходы группы переключателей являются выходами второй группы блока управления, выход переключателя и выход третьего блока сравнения являются выходами третьей группы блока управления, выходы счетчика тестов, выход третьего блока сравнения и выходы регистра режимов контроля являются выходами четвертой группы блока управления.