SU1238165A1

SU1238165A1 - Устройство дл контрол блоков посто нной пам ти

Info

Publication number: SU1238165A1
Application number: SU843807792A
Authority: SU
Inventors: Анатолий Ясонович Гладун; Владимир Андреевич Исаенко; Анатолий Анатольевич Самчинский; Борис Григорьевич Шаров
Original assignee: Предприятие П/Я В-8751
Priority date: 1984-10-31
Filing date: 1984-10-31
Publication date: 1986-06-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол запоминающих устройств. Цель изобретени - повышение быстродействи устройства. Устройство содержит генератор импульсов, распределитель импульсов, блоки пам ти, коммутатор данных, счетчики, блок сравнени , блок индикации, коммутатор адресов . Повышение быстродействи устройства достигаетс за счет последовательной работы блоков пам ти, хран ш,их эталонную информацию, и коммутации эталонных данных на блок сравнени , на который также поступает информаци с блока контролируемой пам ти. При этом количество блоков пам ти равно отношению рабочей частоты контролируемого блока пам ти к рабочей частоте каждого блока пам ти, округленного до большего целого числа. I ил. ьэ со 00 О) ел

Description

Изобретение относитс к вычислительной технике и может быть использовано дл контрол запоминающих устройств.

Цель изобретени - повышение быстродействи устройства.

На чертеже представлена структурна схема предложенного устройства.

Устройство содержит генератор 1 импульсов , распределитель 2 импульсов, группу счетчиков 3, блоки 4 пам ти, коммутатор 5 данных, счетчик 6, блок 7 сравнени , блок 8 индикации, первый управл ющий вход 9 устройства , коммутатор 10 адресов. К выходу 11 и входу 12 устройства подключаетс блок 13 контролируемой пам ти. К адресному 14, второму управл ющему 15 и информационному входу 16 подключаетс управл юща ЭВМ (не показана).

Генератор 1 импульсов предназначен дл формировани последовательности синхроимпульсов , частота следовани которых равна предельной рабочей частоте блока 13.

Распределитель 2 импульсов, блок 4 предназначены дл хранени информации, соответствующей блоку 13.

Коммутатор 10 предназначен дл селекции адресов, поступающих на вход блоков 4 в зависимости от сигналов на входу 15, либо из счетчиков 3, либо по адресному входу 14.

Устройство работает следующим образом.

Перед началом контрол блока 13 производитс запись информации, соответствующей блоку 13 в блоки 4, причем по нулевому адресу первого блока 4 записана информаци , соответствующа информации по нулевому адресу блока 13, по нулевому адресу второго блока 4 записана информаци , соответствующа информации по первому адресу блока 13 и т. д., по нулевому адресу К-го блока 4 записана информаци по К-ому адресу блока 13, по первому адресу первого блока 4 записана информаци , соответствующа информации по (К + 1)-му адресу блока 13 и т. д. (К - число блоков 4).

Количество К блоков 4 равно отноще- нию рабочей частоты блока 13 пам ти к рабочей частоте каждого блока 4, округленного до больщего целого.

Запись информации в блоки 4 производитс с помощью управл ющей ЭВМ, при этом на вход 15 поступает сигнал, перевод щий блоки 4 в режим записи и подключающий вход 14 к адресным входам блоков 4, а на входе 16 устройства по вл етс информаци , записываема в блоки 4.

После окончани записи по входу 9 происходит сигнал, устанавливающий счетчики 3 и 6, а также триггер 14 распределител 2 за исключением первого в нулевое состо ние. Первый триггер при этом устанавливаетс в единичное состо ние.

На входах блоков 4 устанавливаютс нулевые адреса.

5

С выхода коммутатора 5 на вход блока 7 сравнени поступает информаци , считанна по нулевому адресу из первого блока 4. На другой вход блока 7 поступает информаци , считанна по нулевому адресу контролируемого блока 13.

При поступлении импульса из генератора 1 на разрещающий вход блока 7 происходит сравнение информации с выдачей результата сравнени в блок 8 индикации.

По заднему фронту этого импульса происходит модификаци счетчика 6, сдвиг импульса в распределитель 2. По заднему фронту импульсов, формируемых с помощью распределител 2, происходит модификаци одного из счетчиков 3.

Таким образом, к моменту прихода следующего импульса из генератора 1 с выхода коммутатора 5 на вход блока 7 поступает информаци , считанна по нулевому адресу из второго блока 4. На другой вход блока 7

0 поступает информаци , считанна по первому адресу контролируемого блока пам ти. При поступлении импульса из генератора 1 на разрещающий вход блока 7 происходит сравнение с выдачей результата в блок 8. Аналогично происходит сравнение информации по всем остальным адресам контролируемого блока 13.

Claims

Формула изобретени Устройство дл контрол блоков посто нной пам ти, содержащее генератор импульсов , счетчик, блок пам ти, коммутатор адресов , блок сравнени и блок индикации, причем выход генератора импульсов подключен к разрешающему входу блока сравнени и счетному входу счетчика, выход которого вл етс адресным выходом устройства , один из информационных входов блока сравнени вл етс первым информационным входом устройства, выход блока сравнени подключен к входу блока индикации, один из адресных входов коммутатора адресов вл етс адресным входом устройства,

0 управл ющие входы коммутатора адреса и блоков пам ти вл ютс вторым информационным входом устройства, отличающеес тем, что, с целью повышени быстродействи устройства, в негр введены группа счетчиков, коммутатор данных и распределитель импульсов, вход которого подключен к выходу генератора импульсов, выходы соединены с счетными входами счетчиков группы, управл ющие входы, которых и управл ющие входы распределител импульд сов и счетчика вл ютс управл ющим входом устройства, выходы счетчиков группы подключены к другим адресным входам коммутатора адресов, выходы которого подключены к входам блоков пам ти, выходы которых соединены с информационными вхо5 дами коммутатора данных, управл ющие входы которого подключены к выходам распределител импульсов, а выход соединен с другим информационным входом блока сравнени .

0

5

W