ю со . Изобретение относитс к вычислительной технике и может быть исполь зовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов. Цель изобретени - расширение функциональных возможностей устройства за счет осуществлени последовательно-кольцевой записи информации . На чертеже приведена структур на схема устройства (механизм считывани информации из массивов устройства не показан). Устройство содержит счетчик 1, триггер 2, элемент ИЗ, первый регистр 4 сдвига, второй регистр 5 сдвига, группу элементов И 6, первый элемент 7 задержки, второй элемент 8 задержки, третий элемент 9 задержки, сумматор 10, накопитель 11, первый вход 12 устройства, второй вход 13 устройства, третий вход 14 устройства, шины 15-17. Счетчик 1 предназначен дл фиксации .синхросигналов, поступающих на первый вход 12 устройства одновременно с информационными сообщени ми . Выходы старших разр дов счет чика образуют группу выходов 15, а выходы младших разр дов - группу вы ходов 16, причем выходы младших разр дов подаютс на сумматор 10 не посредственно, а выходы старших раз р дов - через элементы И 6. Число младших разр дов счетчика определ етс емкостью меньшего массива буфе ра, а число старших разр дов равно числу массивов. Триггер 2 предназначен дл фикса ции начала и конца цикла работы уст ройства. Цикл начинаетс в момент п ступлени на первый вход 12 устройства синхроимпульса и отмечаетс по влением разрешающего потенциала на выходе триггера в результате воздействи синхроимпульса на его первый вход. Цикл оканчиваетс в момен по влени на выходе триггера запрещающего потенциала в результате воз действи на второй вход триггера сигнала с выхода элемента 9 задержк I Элемент И 3 предназначен дл коммутации через его второй вход та товых импульсов генератора (не покаэан ) с второго входа 13 устройств Каждый тактовый импульс с выхода эл мента И 3 вл етс уцравл ющкм сигналом Д.ЛЯ накопител 1 1 и регистров 4 и 5 сдвига. Первый регистр 4 сдвига предназначен дл фиксации и последующего сдвига сообщени , поступающего -на его вход с третьего входа 14 устройства . Сообщение представл ет собой совокупность измерений, из которых подлежит записи в соответствующий массив накопител 11, Б каждом такте цикла работы устройства в регистре производитс групповой сдвиг хранимой информации таким образом, чтобы к записи в накопитель бьото подготовлено очередное измерение сообщени . Второй регистр 5 сдвига предназначен дл образовани последовательности констант 0...01,0...011,0... 011 I ,01 .... 1,1 ... 1 в цикле работы устройства. Число вырабатываемых констант равно числу старших разр дов счетчика 1. В начале каждого цикла регистр находитс в состо НИИ 0.,.0. Установка его в это состо ние из состо ни 1 ... 1 производитс сигналом с выхода элемента 9 задержки в последнем цикла. Образование констант производитс при помощи сигналов сдвига и установки младщегс разр да в 1, поступающих соответственно с выходов элементов 7 и 8 задержки. 1 Элементы И 6 предназначены дп коммутации старших разр дов I5 счетчика 1 на соответствующие входы 17 сумматора 10. Коммутаци тех или иных элементов И 6 определ етс константой , поступающей на их первые входы с регистра 5 сдвига Элементы 7 и 8 задержки предназ начены дл задержки тактового им- -, пульса с выхода элемента И 3 на врем , большее времени записи измерени с регистра 4 сдвига в накопитель 11. Выход элемента 7 задержки соединен со сдвигающими входами регистров 4 и 5 сдвига. Задержанным этим элементом на врем t тактовый импульс производит групповой сдвиг в регистре 4 сдвига и поразр дный сдвиг -в регистре 5 сдвига, И мпульс с выхода элемента 8 задержки, задерживающего тактовый импульс , осуществл ет запись 1 в правый (младший) разр д регистра 5 сдвига . Наличие элементов 7 и 8 задержки позвол ет образовывать константы в регистре 5 сдвига дл соответ ствующих тактов цикла работы устройства . Элемент 9 задержки предназначен дл задержки на врем i потенциал с выхода старшего (левого) разр да регистра 5 сдвига с целью своевременной фиксации конца цикла работы устройства состо нием триггера 2 и приведени в исходное (нулевое) состо ние регистра 5 сдвига. Сумматор 10 предназначен дл об разовани адреса обращени к накоп телю 11 в результате суммировани двух слагаемых. Первое слагаемое представл ет собой композицию млад ших разр дов счетчика 1, поступающих по шинам 16, и старших разр до счетчика, коммутируемых через злементы И 6 сигналом с регистра 5 сдви га. Вторым слагаемым вл етс константа с регистра 5 сдвига. Веса разр дов константы равны весам соо ветствующих старших разр дов сч чика 1. Если второе слагаемое равно 0...0, то старшие разр ды счетч ка 1 в образовании первого слагаемого не участвуют и результатом суммировани вл етс код младших разр дов счетчика 1. Накопитель 11 предназначен дл фиксации по сигналу с выхода элем та И 3 измерени с регистра 4 сдви га по адресу с сумматора 10. Устройство работает следующим о разом. Перед началом очередного цикла работы устройства регистр 5 сдвига находитс в состо нии 0...0, а на выходе триггера 2 имеетс запрещающий потенциал, преп тствующий про хождению через элемент И 3 тактовых импульсов с второго входа 13 устройства . Очередной цикл работы устройства начинаетс с поступлени очередного синхроимпульса по первому входу 12 устройства и соответствующего ему очередного сообщени по третьему входу 14 устройства. Синхроимпульс учитываетс счетчиком I и взводит триггер 2, в результате чего на вых де последнего образуетс разрещающий потенциал, поступающий на пер вый вход элемента И 3. В дальнейшем работа устройства происходит в несколько тактов. Такт 1. Начинаетс с момента по влени на выходе элемента И 3 первого тактового импульса в цикле. Тактовый импульс воздействует на управл ющий вход накопител 11, в результате чего в последнем запускаетс циклограмма режима Запись. Поскольку при этом регистр 5 сдвига находитс в состо нии 0...0 и на выходах всех элементов И 6 имеют место О, то результатом суммировани , а следовательно, и адресом пам ти вл етс состо ние младших разр дов счетчика 1, поступающих на сумматор IО по шинам 16. По этому адресу в пам ть записываетс измерение , содер кащеес в той части регистра 4 сдвига, котора соединена с информационным входом накопител 1 1 . Спуст врем L, (большее, чем врем записи измерени в пам ть) тактовый импульс по вл етс на выходе элемента 7 задержки, в результате чего, во-первых, производитс групповой сдвиг в регистре 4 сдвига и в той его части, котора соединена с накопителем 11, фиксируетс второе измерение сообщени , во-вторых , осуществл етс сдвиг на один разр д влево содержимого регистра 5 сдвига. Однако, поскольку этот регистр находилс в состо нии 0...0, то после воздействи ртмпульса сдвига состо ние его не мен етс . Спуст врем - с начала такта 1 тактовый импульс по вл етс на выходе элемента 8 задержки, в результате чего в младший разр д регистра 5 сдвига заноситс 1 и регистр принимает состо ние O...OI. В соответствии с его состо нием через соответствующий элемент И 6 транслируетс состо ние правого (младшего ) из старших разр дов счетчика 1 на соответствующий вход 17 группы входов сумматора 10. Поскольку первым слагаемым стало число 0.. .0 . а .. .а , Гг, 1 Ц - зназначени младших разр дов, разр дов чение правого из старших счетчика 1, а вторым слагаемым - константа O...D1, на выходе сумматора 10 образуетс число, соответствуюее следующему адресу из второго ассива пам ти, по которому следует аписать второе измерение с региста 4 Сдвига, S На этом первый такт цикла функционировани устройства кончаетс . Такт .. Начинаетс с момента по влени на выходе элемента И 3 второго тактового импульса, в результате чего в накопитель 11 по адресу О..,0 . ..а записываетс второе измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производитс групповой сдвиг в регистре 4 (и на той его части, котора сопр гаетс с накопителем 11, фиксируетс третье измерение) и сдвиг в регистре 5 сдвига, который принимает состо ние П...010. Однако спуст врем по вл етс сигнал на выходе элемента 8 за держки, и состо ние регистра 5 сдви га становитс П..,011. В соответствии с новой константой через элементы И 6 транслируютс значени первого и второго правых из старших разр дов счетчика 1 на соответствующие входы 17 суммато ра 10. Поскольку одним из слагаемых теперь стала константа 0...,П, а вто рым - число О..,0 b . ..а , результатом суммировани стал адрес чейки третьего массива, в который следует записать третье измерение с регистра 4. Следующие такты работы устройства аналогичны. Перед началом последнего такта в регистре 4 сдвига содержитс последнее измерение, а на выходе сум матора 10 сформирован адрес чейки последнего массива путем суммирова ни константы t...l и числа b ...b а,- Последний такт. Начинаетс с мо мента по влени на выходе элемента И 3 последнего тактового импульса в цикле. В результате воздействи этого импульса в накопитель 11 записываетс последнее измерение с регистра 4 сдвига. I По вление сигнала на выходе элемента 7 задержки приводит к групповому сдвигу информации в регистре 4 (после чего регистр полностью очищаетс и принимает состо ние О..,0 и сдвигу в регистре 5, который принимает состо ние 1,..10. Спуст вре м 7 -Т в результате действи сигнала с выхода элемента 8 задержки состо ние регистра 5 восстанав396 ливаетс - 1 ... 1 . Однако через вре (, ), где t - период поступлени тактовых импульсов с выхода элемента И 3, по вл етс сигнал на выходе элемента 9 задержки, в результате действи которого регистр 5 принимает исходное состо ние 0...0, а триггер 2 переводитс в состо ние с запрещающим потенциалом на выходе. На этом кончаетс последний такт и, соответственно, цикл работы устройства по обслуживанию поступившего сообщени . Врем задержкиЕ.,, выбираетс большим, чем t +(, ), поскольку потенциал на выходе старшего разр да регистра 5 сдвига по вл етс в предпоследнем такте, Формула изобретени Буферное запоминающее устройство, содержащее накопитель, сумматор, счетчик, триггер, элемент И, причем первый вход накопител соединен с выходом сумматора, входы первой группы которого соединены с выходами первой группы счетчика, вход которого соединен с первым входом триггера и вл етс первым входом устройства, выход триггера подключен к одному входу элемента И, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет осуществлени последовательно-кольцевой записи информации , оно содержит первый и второй регистры сдвига, группу элементов И, элементы задержки, причем другой вход элемента И вл етс вторым входом устройства, третьим входом ко- торого вл етс первый вход первого регистра сдвига, выход которого соединен с вторым входом накопител , третий вход которого соединен с вы-. ходом элемента И и. с входами первого и второго элементов задержки, выход второго элемента задержки подключен к первому входу второго регистра Сдвига, выход первого элемента задержки соединен с вторыми входами регистров сдвига, выходы .второго ре .гистра сдвига подключены к первым входам элементов И группы и входам второй группы сумматора, входы третьей группы которого соединены с выходами элементов И группы, вторые входы которых подключены к выходам
712642398
второй группы счетчика, выход старше- задержки, выход которого подключен к го разр да второго регистра сдвига третьему входу второго регистра сдвисоединен с входом третьего элемента га и второму входу триггера.