SU1265856A1 - Устройство управлени дл доменной пам ти - Google Patents

Устройство управлени дл доменной пам ти Download PDF

Info

Publication number
SU1265856A1
SU1265856A1 SU843774578A SU3774578A SU1265856A1 SU 1265856 A1 SU1265856 A1 SU 1265856A1 SU 843774578 A SU843774578 A SU 843774578A SU 3774578 A SU3774578 A SU 3774578A SU 1265856 A1 SU1265856 A1 SU 1265856A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
group
registers
outputs
Prior art date
Application number
SU843774578A
Other languages
English (en)
Inventor
Иван Васильевич Огнев
Виктор Васильевич Топорков
Original Assignee
Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт filed Critical Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority to SU843774578A priority Critical patent/SU1265856A1/ru
Application granted granted Critical
Publication of SU1265856A1 publication Critical patent/SU1265856A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам управлени  дл  пам ти, и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах (ЦМД) дл  обхода дефектных и .избыточных информационных регистров при параллельной работе нескольких накопителей с ЦМД при записи и считьшании данных. Целью изобретени   вл етс  повышение быстродействи  устройства путем coicpa-. щени  времени формировани  слова в выходном регистре числа при совмещении работы нескольких накопителей с ЦМД с различным расположением дефектных регистров. Устройство содержит формирователи записи и формирователи вращающегос  магнитного пол , выходами подключаемые к входам микросборок с ЦМД, выходы которых соединены с входами усилителей считьшани , входной регистр числа, блок полупосто нной пам ти, регистры позиционного кода, триггеры, регистры числа, группы элементов И, группу элементов ИЛИ, элемент НЕ, группу элементов НЕ, выходной регистр числа . Изобретени  позвол ет повысить быстродействие устройства за счет сокращени  времени формировани  слова .1аИВ ЕГ %гаа в выходном регистре числа при синхронных запуске и останове формирователей вращающегос  магнитного пол  и маскировании одинакового количества регистров во всех параллельно работающих микросборках с ЦМД. При этом Ю в каждой из параллельно работающих Од микросборок с ЦМД хран тс  одноимен01 ные разр ды всех слов. 1 ил. СХ) СП 0

Description

Изобретение относитс  к вычислительной технике,в частности к устройствам управлени  дл  пам ти, и мо жет быть использовано в запоминающих устройствах на цилиндрических магнит ных доменах (ЦМД) дл  обхода дефект ных и избыточньк информационных регистров при параллельной работе нескольких накопителей с НМД при записи и считывании данных. Целью изобретени   вл етс  повышение быстродействи  устройства путем сокращени  времени формирозани  .слова в выходном регистре числа при совмещении работы нескольких накопителей с фЩ с различным расположением дефектных регистров. На чертеже представлена функциональна  схема устройства управлени  дл  доменной пам ти, Устройство управлени  дл  доменной пам ти содержит формирователи 1 записи и формирователи 2 вращающегос  магнитного пол , выходы которых подключаютс  ко входам микросборок 3 с ЦМД, выходы которых соединены с входами усилителей 4 считывани , входной регистр 5 числа, блок 6 полупосто нной пам ти, регистры 7 позиционного кода, триггеры 8, регист ры 9 числа, первую группу элементов И 0, вторую группу элементов И П, третью группу элементов И 12, четвертую группу элементов И 13, п тую группу элементов И 14, группу элементов ИЛИ 15, элемент НЕ 16, группу элементов НЕ 17, выходной регист 18 числа, Показаны также кодова  шина 19 Запись, кодова  шина 20 Считывание , кодова  шина 21 такта, кодова шина 22 Прием, кодова  шина 23 Выдача, .кодова  шина 24 установки О. Показаны также (1,2,...5k+l)pa3 р ды регистров 7 позиционного кода, где k - число маскируемых дефектных и избыточных регистров в каждом из накопителей 3 с 1ЩД, причем (1) младший , (k+1)-старший разр ды; (1,..,,N)-разр ды регистров 9 числа где (1) - младший, (N) - старший ра р ды, причем количество используемых регистров в каждом из накопителей с ЦМД равно (N-1). Устройство работает следующим образом . Осуществл етс  прием М-разр дного числа во входной регистр 5 числа из других функциональных блоков ЭВМ при наличии разрешающего потенциала на кодовой шине 22 Прием, запись числа в микросборки 3 с ЦМД, считывание М-разр дных чисел из накопител  и выдача их в выходной регистр 18 числа при наличии разрешающего потенциала на кодовой шине 23 Вьщача, из регистра 18 число может поступать в другие функциональные блоки ЭВМ. На кодовую щину 2 такта поступают синхроимпульсы с частотой продвижени ЦМД в накопителе (частотой вращающегос  магнитного пол ). При установке разрешающего потенциала (логической I) на кодовой шине 24 установки О обнул ютс  входной регистр 5 и выходной регистр 18 числа, регистры 9 числа, занос тс  1 в младшие разр ды регистров 7 позиционного кода, обеспечиваетс  считывание информации из блока 6 полупосто нной пам ти с начального адреса . Информационна  емкость блока 6 пам ти составл ет Mx(N-l+k) бит. При считьшании логической 1 из блока 6 пам ти по соответствующему выходу соответствующий регистр соответствующей микросборки воспринимаетс  как годный (не маскируетс ), и в данную позицию осуществл етс  запись или информаци  о данной позиции воспринимаетс  при считывании из накопител  с ЦМД. При считывании логического О из блока 6 пам ти по соответствуйщему выходу соответствующий регистр накопител  с ЦМД маскируетс : при записи информаци  сюда же заноситс  j при считывании из накопител  не воспринимаетс  (не заносит .с  в регистры 9 числа) . Количество разр дов (k+) регистров 7 позиционного кода на 1 больше числа маскируемых регистров накопител . Количество разр дов N регист- ров 9 числа на 1 больше числа используемых регистров в каждом из накопителей с ЦМД, поскольку сдвиг содержимого регистров 9 осуществл етс  в промежутках между подачей синхроимпульсов на кодовую шину 21 такта как при записи, таки при считывании данных из микросборок 3 с ЦМД. При записи информации в накопители с ЦМД на кодовой шине 19 Запись устанавливаетс .разрешающий потенциал уровень 1j . На кодовых шина 20 Считьтание и 23 Выдача - - запрещающий потенциал /уровень О). В режиме записи в каждом такте рабо ты устройства перед поступлением синхроимпульса на кодовую шину 21 -. такта на кодовой шине 22 Прием ус танавливаетс  разрешающий потенциал и осуществл етс  занесение М-разр дного слова во входной регистр 5 числа , а триггеры 8 обнул ютс . Первое М-разр дное слово в режиме записи заноситс  из регистра 5 в старшие разр ды (N) регистров 9 числа , посколькулогическа  1 находит с  в младших (l разр дах регистров 7 позиционного кода. С приходом синх роимпульса на -кодовую шину 21 такта из блока 6 полупосто нной пам ти считываетс  М-разр дное слово. Логические 1 в его разр дах перевод т соответствующие триггеры 8 в единичное состо ние, если же считан логический О, то соответствующий триггер 8 остаетс  в нулевом состо нии. Если соответствующий триггер 8 находитс  в единичном состо нии, то информаци  из старших разр дов регистров 9 числа через элементы И 11 поступает на входы соответствующих формирователей 1 записи. Если соот- ветствующий триггер 8 осталс  в нулевом состо нии, то информаци  из старших разр дов соответствующих регистров 9 числа не передаетс , на входах соответствующих формирователей 1 записи - запрещающий потенциал . Если в первом такте из блбка 6 пам ти считываетс  1, то при наличии разрешающего потенциала на кодозой шине 21 такта на выходе соответствующего элемента И 10 присутствует запрещающий потенциал, и сдви га 1 из разр да (l) соответствующего регистра 7 позиционного кода не происходит. При этом на выходе соответствующего элемента НЕ 17 уровень О и на вход управлени  сдвигом регистра 9 числа с выхода соответствующего элемента ИЛИ 15 импульс сдвига не поступает , сдвиг содержимого не происходит , В следующем такте информаци  будет заноситьс  также в разр д (N) соответствующего регистра 9. Если Б первом такте из блока 6 пам ти считьгоаетс  О, то при нали564 чии разрешающего потенциала на кодовой шине 21 такта на выходе соответствующего элемента И IО по вл етс  разрешающий потенциал и происходит сдвиг 1 из разр да (1) соответствующего регистра 7 позиционного кода в разр д (2). Таким образом, в следующем такте информаци  будет заноситьс  в разр д (N-1) соответствующего регистра 9 числа. .Несмотр  на то, что Г теперь находитс  в разр де (5) .регистра 7 и на выходе соответствующего элемента НЕ 17 уровень 1, после окончани  синхроимпульса из-за того, что соответствующий триггер 8 находитс  внулевом состо нии, на выходах соответствующего элемента И 13 и элемента ИЛИ 15 присутствуют запрещающие потенциалы, и сдвига содержимого соответствующего регистра 9 не происходит . Таким образом, в режиме записи информаци  вьщаетс  на входы формирователей 1 записи с выходов старших разр дов регистров 9, если в соответствующих разр дах слова, считываемого из блока 6 пам ти, присутствуют 1. При наличии О осуществл етс  задержка записи в соответств-ующую микросборку 3 с ЩЗД до считывани  1 в соответствующем разр де слова из блока 6 пам ти. Пусть во втором такте из блока 6 пам ти считано слово с 1 в том разр де, в котором в первом такте бьш О. Тогда после окончани  записи (и окончани  синх-, роимпульса на кодовой шине 21 такта ) соответствующий триггер 8 остаетс  ДОследующего такта и приема нового М-разр дного числа в единичном состо нии, на выходах элементов НЕ 16, 17 и соответс твующего элемента И 13 по вл етс  разрешающий потенциал и происходит сдвиг содержимого соответствующего регистра 9 числа наодин разр д в сторону старшего разр да так, что к началу третьего такта бит, подлежащий записи, находитс  в старшем разр де (N) регистра 9 числа. Таким образом, если регистр микросборки с ЦМД маскируетс , то в следующем такте соответствующий бит М-разр дного слова из регистра 5 заноситс  в разр д регистра 9, .номер которого на единицу меньше предьщущего . Если в предыдущем такте в соответствующем разр де слова из блока 6 пам ти была 1, то к началу следующего такта производитс  сдвиг содержимого регистра 9 числа на один разр д в сторону старшего разр да в случае , если в младшем разр де соответт ств.ующего регистра позиционного кода отсутствует 1. В регистрах 7 позиционным способом кодируетс  количество маскируемых регистров микросборок . После окончани  записи подаетс  разрешающий потенциал на кодовую шину 24 установки О.
При считьюании информации из накопителей с 1ЩД на кодовой шине 20 Считывание устанавливаетс  разре- шающий потенциал. На кодовых шинах 19 Запись и 23 Выдача - запрещающий потенциал. В каждом такте работы устройства перед поступлением синхроимпульса на кодовую шину 21 такта на кодовой шине 22 Прием устанавливаетс  разрешающий потенциал, обнул ющий триггер 8, однако занесение М-разр дного числа в регистр 5 не происходит.
Считанна  из микросборок с ЦМД информаци  с выходов усилителей 4 считьюани  через элементы И 12 заноситс  в младшие разр ды (1) регистров 9 числа в случае наличи  I в соответствующих разр дах слова, считанного из блока 6 полупосто нной пам ти. Если в предыдущем такте соот ветствующий триггер 8 переведен вединичное состо ние, то после занесени  бита в младший разр д соответствующего регистра 9 и окончани  cинxpoи fflyльca на кодовой шине 21 такта на выходах соответствующих элементов И 14 и HJIIi 15 по вл етс  разрешающий потенциал и осуществл етс  сдвиг содержимого регистра 9 на один разр д в сторону старшего разр да. При наличии О в соответствующем разр де слова, считанного из блока 6 пам ти, занесени  информации в младший разр д регистра 9 и сдвига его содержимого не происход т .
В режиме вьщачи числа в выходной регистр 18 числа на кодовых шинах 19 Запись, 20 Считывание, 21 такта , 22 Прием присутствуют запрещающие потенциалы, на кодовую шину 23 Вьщача подаютс  разрешающие импульсы . При этом обеспечиваетс  занесение слова из старших разр дов регистров 9 числа в выходной регистр 18 числа, откуда число может поступать в другие функциональные блоки ЭВМ, и сдвиг содержимого регистров 9 всторону старшего разр да за счет прохождени  разрешающих импульсов на . выходы элементов ИЛИ 15.
Таким образом, использование изобретени  позвол ет повысить быстродействие устройства за счет сокращени  времени формировани  слова в выходном регистре числа при синхронных запуске и останове формирователей вращающегос  магнитного пол  и маскировании одинакового количества регистров во всех параллельно работающих микросборках с ЦМД. При этом в каждой из параллельно работающих микросборок с ЦМД хран тс  одноименные разр ды всех слов.

Claims (1)

  1. Формула изобретени 
    Устройство управлени  дл  доменной пам ти, содержащее блок полупосто нной пам ти, первый и второй входы которого соединены соответственно с кодовыми шинами такта и установки О, формирователи записи и формирователи вращающегос  магнитного пол , выходы которых  вл ютс  выходами устройства , усилители считывани , входы которьпс  вл ютс  входами устройства, триггеры, первые входы которых соединены с соответствующими выходами блока полупосто нной пам ти, первую, вторую и третью группы элементов И, причем первые входы элементов И первой группы соединены с кодовой шиной такта, первые входы элементов И второй группы подключены к кодовой шине Запись, вторые йходы - к единичным выходам соответствующих триггеров и первым входам элементов И третьей группы, а В| 1ходы - к входам формирователей записи, вторые входы элементов И третьей группы св заны с выходами соответствующих усилителей счьтьшани , а третьи входы - с. кодовой шиной Считывание, о т л ичающеес  тем, что, с целью повышени  быстродействи  устройства, OHQ содержит регистры позиционного кода, входной регистр числа, регистры числа, четвертую и п тую группы элементов И, группу элементов ИШ, элемент НЕ, группу элементов НЕ и
    выходной регистр числа, причем вход элемента НЕ соединен с входами формирователей вращающегос  магнитного пол  и подключен к кодовой шине такта , выход элемента НЕ соединен с первыми входами элементов И четвертой и п той .групп., выходы которых соединены с первыми и вторыми входами соответствующих элементов ИЛИ, третьи входы которых св заны с входом разрешени  приема выходного регистра числа и подключены к кодовой шине Выдача, а выходы элементов ИЛИ соединены с входами управлени  сдвигом регистров числа, информационные входы младших разр дов которых подключены к выходам элементов И третьей группы, а вход установки О соединен с информационными входами младших разр дов регистров позиционного кода входами установки в О входного и выходного регистров числа и подклю чей к кодовой щине установки О, выходы регистров позиционного кода соединены с информационными входами соответствующих разр дов регистров числа , входы разрешени  приема которых св заны с соответствующими выходами входного регистра числа, вход разрешени  приема которого подключен к шине Прием, выходы старших разр дов регистров числа соединены с соответствующими входами выходного регистра числа и третьими входами элементов И второй группы, выходы младших разр дов регистров пози ционного кода подключены к входам элементов НЕ группы, выходы которых св заны с вторыми входами соответствующих элементов И четвертой группы, третьи входь которых соединены с вторыми входами соответствующих элементов И п той группы и подключены к. единичным выходам триггеров, нулевые выходы которых соединены с вторыми входами .элементов И первой группы, а вторые входы,  вл ющиес  входами ус тановки О - с кодовой шиной Прием J четвертые входы элементов И четвертой группы соединены с третьими входами элементов И первой группы и
    подключены к кодовой шине Запись, выходы элементов И первой группы св заны с входами управлени  сдвигом регистров позиционного кода, третьи входы элементов И п той группы соединены с кодовой шиной Считы ,вание.
    гэ
    2ff
SU843774578A 1984-07-20 1984-07-20 Устройство управлени дл доменной пам ти SU1265856A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843774578A SU1265856A1 (ru) 1984-07-20 1984-07-20 Устройство управлени дл доменной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843774578A SU1265856A1 (ru) 1984-07-20 1984-07-20 Устройство управлени дл доменной пам ти

Publications (1)

Publication Number Publication Date
SU1265856A1 true SU1265856A1 (ru) 1986-10-23

Family

ID=21132243

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843774578A SU1265856A1 (ru) 1984-07-20 1984-07-20 Устройство управлени дл доменной пам ти

Country Status (1)

Country Link
SU (1) SU1265856A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US 4225941, кл. 364-900, опублик. 1980. Авторское свидетельство СССР № 1056267, кл. G 11 С П/14, 1983, *

Similar Documents

Publication Publication Date Title
SU1265856A1 (ru) Устройство управлени дл доменной пам ти
SU1368978A2 (ru) Пороговый элемент
SU1310902A1 (ru) Последовательный регистр
SU369569A1 (ru) Всесоюзная i
SU663113A1 (ru) Двоичный счетчик
SU1252817A1 (ru) Запоминающее устройство с автономным контролем
SU1278869A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
SU1304076A1 (ru) Устройство дл управлени доменной пам тью
SU1264239A1 (ru) Буферное запоминающее устройство
SU1367042A1 (ru) Посто нное запоминающее устройство
SU487422A2 (ru) Буферное запоминающее устройство
SU1173446A1 (ru) Запоминающее устройство
SU1509871A1 (ru) Устройство дл сортировки информации
SU616654A1 (ru) Блок управлени дл буферного запоминающего устройства
SU1594521A1 (ru) Устройство дл сортировки чисел
SU1509870A1 (ru) Устройство сравнени чисел с допусками
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU1410100A1 (ru) Запоминающее устройство с последовательным вводом информации
SU803009A1 (ru) Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК
SU1357966A1 (ru) Устройство сопр жени процессора с пам тью
SU1363225A2 (ru) Устройство дл ввода информации
RU2022345C1 (ru) Устройство сопряжения интерфейсов
SU497637A1 (ru) Однотактный регистр сдвига
SU1283858A1 (ru) Устройство дл контрол блоков пам ти
SU1513457A1 (ru) Устройство дл отладки программ