SU1252817A1 - Запоминающее устройство с автономным контролем - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть применено в составе специализированных ЦВМ с пре;;варительной выборкой информации из запоминающего устройства . Целью изобретени   вл етс  повышение надежности устройства.Устройство содержит накопитель, регистр адреса, дешифратор адреса, регистр числа, блоки сравнени , сумматор по модулю два, группу регистров сдвига, группу счетчиков, формирователь, импульсов , счетчик, регистр 6 сдвига, элементы НЕ, элемент И, элемент задержки . Самоконтроль устройства осуществл етс  путем сравнени  считанных из накопител  контрольных разр дов и формировани  на контрольных выходах устройства признаков, указывающих на исправность или неисправность информационной и адресной частей накопител . 1 з.п. ф-лы, 2 ил. § СО

Description

1

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам,, и может быть использовано в составе специализированных цифровых вычислительных ManjHH и в устройствах обработки с предварительной выборкой информации из запоминающего устройства.

Цель изобретени  - повышение надежности устройства.

На фиг. 1 приведена функциональна  схема предложенного устройства, на фиг. 2 - то же, формировател  импульсов .

Устройство содержит (фиг. 1) ре- гистр 1 адреса, дешифратор 2 адреса, накопитель 3, регистр 4 числа, группу регистров сдвига (где К- целое число), регистр 6 сдвига, группу счетчиков 7,-7| , счетчик 8, первый 9 и второй 10 блоки сравнени , сумматор 11 по модулю два, формирователь 12 импульсов, первый 13 и второй 14 элементы НЕ, элемент И

15 и элемент 16 задержки. I

Устройство имеет адресный 17 и управл ющий 18 входы, информационные 19 и контрольные 20-22 с первого по третий выходы.

Формирователь 12 импульсов (фиг.2 содержит генератор 23 импульсов, регистр 24 сдвига, первый 25 и второй 26 элементы И. В накопителе 3 отведено два пол  дл  контрольных разр дов (адреса и информации), в которые записываетс  количество единиц в информации и в адресе.

Элементы формировател  12 должны быть более быстродействующими, чем элементы регистра 1, дешифратора 2, накопител  3 и регистра 4.

Устройство работает следующим образом.

На вход 18 (фиг. 1) подаетс  сигнал опроса, а на входы регистра 1 и регистра 6 - код адреса. При наличии сигнала опроса на входе дешифратора 2, управл емого регистром 1, на одном из его выходов по вл етс  сигнал , при помощи которого выбираетс  информаци  из соответствующей  чейки накопител  3. Одновременно сигнал опроса поступает на вход формировател  12, записыва  шевую и единичную информации в регистр 24 (фиг. 2).При поступлении импульсов с генератора 2 происходит сдвиг в регистре 24 и выдача импульсов на второй выход форми

мг

ровател  12. Эти импульсы по переднему фронту осуществл ют сдвиг адреса в регистре 6, а по заднему фронту запись количества единиц в счетчик 8. Сдвиг осуществл етс  в сторону младших разр дов.

Считанна  информаци  из накопител  3 записываетс  в регистр 4 и поступает на регистры 5 -5,число которых определ ет быстродействие устройства . Организаци  сдвигов и запись в счетчики происходит аналогично описанному. I

После необходимого количества сдвигов на выходах регистра 24 по вл етс  нулевой уровень, запрешающий прохождение импульсов с генератора 23 на выходы формировател  12. Считанные из накопител  3 контрольные разр ды также записываютс  в регистр 4 и поступают на блоки 9 и 10 дл  сравнени  и формировани  контрольных признаков.

При исправности устройства на выходе 22 формируетс  признак достоверности , указывающий, что информацию из регистра 4 (выход 19) можно принимать дл  обработки. При неисправности в адресной или в информационной част х накопител  3 на выходах 21 или 20 соответственно присутствует нулева  информаци , указывающа  объект неисправности и запрещающа  передачу информации из устройства. Врем  задержки на элементе 16 выбираетс  больше, чем врем  процесса обработки информации по одному адресу в устройстве.

Claims (2)

1. Запоминающее устройство с автономным контролем, содержащее регистр адреса, выходы которого соединены с входами дешифратора адреса, выходы которого подключены к адресным входам накопител , информационные выходы которого соединены с одними из входов регистра числа, первый и второй блоки сравнени , первые входы которых подключены соответственно к контрольным вьжодам регистра числа, сумматор по модулю два, выход которого соединен с вторым входом первого блока сравнени , элемент задержки и элемент И, причем выходы блоков сравнени   вл ютс  первым и вторым контрольньти выходами уст3

ройства, информационными выходами которого  вл ютс  информационные выходы регистра числа, отличающеес  тем, что, с целью повышени  надежности, в него введены фор- мнрователь импульсов, регистр сдвига , группа регистров сдвига, счетчик , группа счетчиков и элементы НЕ причем первый выход формировател  импульсов соединен с управл ющими входами регистров сдвига группы и входом первого элемента НЕ, выход которого подключен к управл ющим входам счетчиков группы, выходы кот рых соединены с входами сумматора по модулю два, а входы - с выходами одноименных регистров сдвига группы входы которых подключены к информационным выходам накопител , контролные выходы которого с дру гими входами регистра числа, второй выход формировател  импульсов подключен к входу второго элемента НЕ и управл ющему входу регистра сдвига , выходы которых соединены с вхо- дами счетчика, выход которого подключен к второму входу второго блок

сравнени , входы первого регистра сдвига соединены с входами регистра адреса, входы элемента И подключены соответственно к выходу элемента задержки , к выходам первого и второго блоков сравнени , выход элемента И  вл етс  третьим контрольным выходом устройства, управл ющим входом которого  вл ютс  управл ющий вход дешифратора адреса и входы формировател  импульсов и элемента задержки.

2. Устройство по п. 1, отличающеес  тем, что формирователь импульсов содержит регистр сдвига , пербый и второй элементы И и генератор импульсов, выход которого соединен с входом синхронизации регистра сдвига и первыми входами элементов И, вторые входы которых соединены с выходами регистра сдвига, ин- формационньй вход старшего разр да которого подключен к шине нулевого потенциала, другие информационные входы соединены с выходом источника питани , а управл ющий вход  вл етс  входом формировател , выходами которого  вл ютс  выходы элементов И,

22

го

ю

23

Jloz. T

2

.2

Редактор О.Головач

Заказ 4625/51Тираж 543Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

25

2

-

Составитель Т.Зайцева

Техред Q.Сопке Корректор М.Пожо