KR860003554A - 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터 - Google Patents

공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터 Download PDF

Info

Publication number
KR860003554A
KR860003554A KR1019850007289A KR850007289A KR860003554A KR 860003554 A KR860003554 A KR 860003554A KR 1019850007289 A KR1019850007289 A KR 1019850007289A KR 850007289 A KR850007289 A KR 850007289A KR 860003554 A KR860003554 A KR 860003554A
Authority
KR
South Korea
Prior art keywords
ram
storing
address signals
register
data byte
Prior art date
Application number
KR1019850007289A
Other languages
English (en)
Other versions
KR930008268B1 (ko
Inventor
더블유. 브래들리 존 (외 2)
Original Assignee
루이스 피. 엘빈저
허니웰 인포오메이숀 시즈템즈 인코오포 레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 허니웰 인포오메이숀 시즈템즈 인코오포 레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR860003554A publication Critical patent/KR860003554A/ko
Application granted granted Critical
Publication of KR930008268B1 publication Critical patent/KR930008268B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Electromagnets (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Extrusion Moulding Of Plastics Or The Like (AREA)

Abstract

내용 없음

Description

공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 전체 시스템의 블록도.
제2도는 어드레스 레지스터(10)의 논리도.
제3도는 디스크제어기(3)의 논리도.
*도면의 주요 부분에 대한 부호의 설명
(1):데이타처리시스템, (2):중앙처리장치, (3):디스크제어기, (4):주메모리, (6):어드레스버스, (7):제어버스, :(8)데이타버스, (9):버스인터페이스논리, (2-2):데이타레지스터, (2-4):어드레스레지스터, (10):어드레스레지스터, (11):ALU, (12):데이타출력제지스터 A, (14):데이타출력제지스터 B, (16):데이타입력레지스터 A, (18):데이타입력레지스터 B, (20):데이타 RAM, (26):시프트레지스터, (28):디스크장치.

Claims (10)

  1. 복수의 디스크 구동기중 하나로부터 주 메모리로 데이타 블록을 전송하기 위한 디스크 제어기에 있어서, 상기 복수의 디스크 구동기로부터 수신된 상기 데이타블록의 데이타 바이트를 기억하기 위한 랜덤액세스 메모리(RAM)수단과, 상기 RAM 수단에 결합되어 연속되는 RAM 리이드사이클 도안 상기 RAM수단으로부터 수신된 상기 데이타 바이트를 기억하기 위한 출력제지스터 수단과, 복수의 어드레스 신호를 기억하기 위한 수단과 상기 연속되는 리이드사이클 동안 상기 복수의 어드레스 신호의 시퀀스중 하나를 발생하기 위하여 상기 기억수단을 증분시키기 위한 수단을 갖춘 어드레스 레지스터 수단을 구비한 것으로서 상기 출력레지스터 수단 및 상기 어드레스 레지스터 수단에 결합되어 복수의 우수 어드레스 신호의 시퀀스에 응답하여 복수의 데이타 워어드를 기억하며, 상기 복수의 각 데이타 워어드가 상기 출력레지스터 수단으로부터 수신된 상기 데이타 바이트의 좌측 데이타 바이트 및 우측 데이타 바이트를 포함하며 상기 RAM 수단이 상기 출력 레지스터 수단 및 상기 어드레스 레지스터 수단에 결합되고 상기 복수의 우수 어드레스 신호의 시퀀스 및 복수의 기수 어드레스 신호의 시퀀스에 응답하여 상기 연속되는 RAM리이드 사이클 동안 각각 상기 좌측 데이타 바이트 및 상기 우측 데이타 바이트를 상기 출력 제지스터 수단으로 읽어내는 것을 특징으로 하는 디스크 제어기.
  2. 제1항에 있어서, 상기 출력 제지스터 수단이 상기 RAM 수단이 상기 복수의 우수 어드레스 수단에 응답할 때 상기 RAM 수단으로부터 수신된 상기 좌측 데이타 바이트를 기억하기 위한 제1출력 레지스터수단과, 상기 RAM 수단이 상기 복수의 기수 어드레스 신호에 응답할 때 상기 RAM 수단으로부터 수신된 상기 우측데이타 바이트를 기억하기 위한 제2출력 레지스터 수단을 구비한 것을 특징으로 하는 디스크 제어기.
  3. 제2항에 있어서, 제1출력 레지스터 클럭신호 및 RAM인 에이블신호를 발생하기 위한 마이크로 워어드 수단을 아울러 구비하는데, 상기 RAM 수단이 상기 마이크로 워어드 수단에 결합되어 상기 촤측 데이타 바이트를 읽어내기 위하여 상기 RAM 인에이블신호및 상기 복수의 우수 어드레스 신호의 각 시퀀스에 응답하며, 상기 제1출력 레지스터 수단이 상기 마이크로 워어드 수단 및 상기 RAM 수단에 결합되어 상기 RAM 수단으로부터 수신된 상기 좌측 데이타 바이트를 기억하기 위해 상기 제1출력레지스터 클럭신호에 응답하는 것을 특징으로 하는 디스크 제어기.
  4. 제3항에 있어서, 상기 기억 수단이 상기 복수의 우수 어드레스 신호의 상기 각 시퀀스를 기억하기 위한 카운터 수단과, 상기 마이크로 워어드 수단 및 상기 카운터 수단에 결합되어 상기 복수의 기수 어드레스 신호의 상기 각 시퀀스를 발생하기 위한 상기 카운터 수단을 증분시키기 위해 상기 제1출력 레지스터 출력신호에 응답하는 증분수단을 구비한 것을 특징으로 하는 디스크 제어기.
  5. 제4항에 있어서, 상기 마이크로 워어드 수단이 제2출력제지스터 클럭신호 및 상기 RAM 인에이블신호를 발생하고, 상기 RAM 수단이 상기 마이크로 워어드 수단에 결합되어 상기 RAM 인에이블 신호 및 상기 복수의 기수 어드레스 신호에 응답하여 상기 우측 데이타 바이트를 읽어내며, 상기 제2출력 레지스터 수단이 상기 마이크로 워어드 수단 및 상기 RAM 수단에 결합되어 상기 제2출력 레지스터 클럭신호에 응답하여 상기 RAM 수단으로부터 수신된 상기 우측 데이타 바이트를 기억하는 것을 특징으로 하는 디스크 제어기.
  6. 제5항에 있어서, 상기 증분수단이 상기 제2출력 레지스터 클럭신호에 응답하여 상기 복수의 우수 어드레스 신호의 상기 각 시퀀스를 발생하기 위한 상기 복수의 카운터를 증분시키는 것을 특징으로 하는 디스크 제어기.
  7. 제6항에 있어서, 상기 마이크로 워어드 수단이 메모리 참조 신호를 발생하고, 상기 제1 및 제2출력 레지스터 수단이 상기 메모리 참조 신호에 응답하여 상기 기수 및 우수 데이타 바이트를 읽어내고, 상기 메모리 수단이 상기 복수의 우수 어드레스 신호의 상기 각 시퀀스에 응답하여 상기 데이타 워어드중 한 워어드의 상기 좌측 및 우측 데이타 바이트를 기억하는 것을 특징으로 하는 디스크 제어기.
  8. 주메모리로부터 복수의 디스크 구동기로 데이타 블록을 전송하기 위한 디스크 제어기에 있어서, 복수의 어드레스 신호를 기억하기 위한 수단과 상기 기억수단을 증분시켜 상기 복수의 어드레스 신호의 시퀀스를 발생하기 위한 수단을 갖추고 있는 어드레스 레지스터 수단을 구비한 것으로서 상기 주 메모리가 기 레지스터 수단에 결합되어 복수의 우수 어드레스 신호의 시퀀스에 응답하여 데이타 워어드 시퀀스를 읽어내며, 상기 주메모리에 결합되어 상기 데이타 워어드의 각 시퀀스를 좌측 데이타 바이트 및 우측 데이타 바이트로서 기억하기 위한 입력 레지스터 수단과, 상기 입력 레지스터 수단 및 상기 어드레스 레지스터 수단에 결합되어 상기 복수의 디스크 구동기로의 계속적인 전송을 위해 연속되는 RAM 리이드 사이클 동안 상기 좌측 데이타 바이트를 기억하기 위한 복수의 기수 어드레스 신호의 시퀀스 및 상기 우측데이 타바이트를 기억하기 위한 상기 복수의 우수 어드레스 신호의 시퀀스에 응답하는 랜덤액세스 메모리(RAM) 수단을 구비하는 것을 특징으로 하는 디스크 제어기.
  9. 제1항에 있어서, 상기 입력 레지스터 수단이 상기 버스제어 수단에 결합되어 긍정응답 신호에 응답하여 상기 주메모리로부터 수신된 상기 좌측 데이타 바이트를 기억하기 위한 제2입력 레지스터 수단과 상기 버스 제어수단에 결합되어 상기 긍정응답 신호에 응답하여 상기 주 메모리로부터 수신된 상기 우측 데이타 바이트를 기억하기 위한 제1입력 레지스터 수단을 구비하며, 상기 주 메모리가 상기 복수의 우수어드레스 신호에 응답할 때 상기 좌측 데이타 바이트 및 상기 우측 데이타 바이트가 상기 제1 및 제2입력 레지스터 수단에 기억되는 것을 특징으로 하는 디스크 제어기.
  10. 제9항에 있어서, 상기 좌측 데이타 바이트를 상기 RAM 수단에 써넣기 위해 제1레지스터 출력신호 및 RAM 라이트신호를 발생함과 동시에 상기 우측 데이타 바이트를 상기 RAM 수단에 써넣기 위해 제2레지스터 출력과 상기 RAM 라이트 신호를 발생하기 위한 마이크로 워어드 수단을 아울러 구비한 것을 특징으로 하는 디스크 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019850007289A 1984-10-04 1985-10-04 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터 KR930008268B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65771584A 1984-10-04 1984-10-04
US657.715 1984-10-04
JP657715 1984-10-04

Publications (2)

Publication Number Publication Date
KR860003554A true KR860003554A (ko) 1986-05-26
KR930008268B1 KR930008268B1 (ko) 1993-08-27

Family

ID=24638376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007289A KR930008268B1 (ko) 1984-10-04 1985-10-04 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터

Country Status (11)

Country Link
EP (1) EP0176976B1 (ko)
KR (1) KR930008268B1 (ko)
CN (1) CN1004946B (ko)
AU (1) AU585262B2 (ko)
CA (1) CA1252577A (ko)
DE (1) DE3587635T2 (ko)
DK (1) DK167784B1 (ko)
ES (1) ES8705672A1 (ko)
FI (1) FI87282C (ko)
NO (1) NO171434C (ko)
YU (1) YU157385A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176975A3 (en) * 1984-10-04 1989-01-18 Bull HN Information Systems Inc. Programmable universal synchronization byte dectector
CA1329432C (en) * 1988-11-02 1994-05-10 William Davy Method of memory and cpu time allocation for a multi-user computer system
JPH02158824A (ja) * 1988-12-12 1990-06-19 Nippon I B M Kk ディスク装置の記憶制御装置
US5535419A (en) * 1994-05-27 1996-07-09 Advanced Micro Devices Sytem and method for merging disk change data from a floppy disk controller with data relating to an IDE drive controller
US9990316B2 (en) * 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1979000959A1 (en) * 1978-04-21 1979-11-15 Ncr Co A computer system having enhancement circuitry for memory accessing
US4358826A (en) * 1980-06-30 1982-11-09 International Business Machines Corporation Apparatus for enabling byte or word addressing of storage organized on a word basis
JPS58154054A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 外部記憶装置制御用回路
CA1211573A (en) * 1982-12-07 1986-09-16 Glenn T. Hotchkin System for regulating data transfer operations
EP0176975A3 (en) * 1984-10-04 1989-01-18 Bull HN Information Systems Inc. Programmable universal synchronization byte dectector

Also Published As

Publication number Publication date
DK451085A (da) 1986-04-05
AU4815385A (en) 1986-04-10
KR930008268B1 (ko) 1993-08-27
EP0176976A3 (en) 1989-01-11
YU157385A (en) 1987-10-31
FI87282B (fi) 1992-08-31
CN85108598A (zh) 1986-10-15
FI87282C (fi) 1992-12-10
DE3587635D1 (de) 1993-11-25
AU585262B2 (en) 1989-06-15
CA1252577A (en) 1989-04-11
EP0176976A2 (en) 1986-04-09
DK451085D0 (da) 1985-10-03
DK167784B1 (da) 1993-12-13
NO171434B (no) 1992-11-30
DE3587635T2 (de) 1994-04-21
FI853830A0 (fi) 1985-10-03
CN1004946B (zh) 1989-08-02
ES8705672A1 (es) 1987-05-01
ES547550A0 (es) 1987-05-01
EP0176976B1 (en) 1993-10-20
FI853830A (fi) 1986-04-05
NO171434C (no) 1993-03-10
NO853919L (no) 1986-04-07

Similar Documents

Publication Publication Date Title
US3737860A (en) Memory bank addressing
KR950033856A (ko) 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템
KR860000601A (ko) 메모리 액세스 제어 시스템
KR910017296A (ko) 멀티-마스터 버스 파이프라이닝 실행방법 및 장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
GB1454810A (en) Data processing apparatus
US3609665A (en) Apparatus for exchanging information between a high-speed memory and a low-speed memory
KR870003431A (ko) 데이타 처리장치
US5146572A (en) Multiple data format interface
JPH0731626B2 (ja) プロセツサ−を高容量記憶装置に接続するための電子回路
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
KR890010914A (ko) 시리얼 액세스 메모리로 이루어진 반도체 기억장치
KR860003554A (ko) 공유식 주메모리 및 디스크 제어기 메모리 어드레스 레지스터
EP0057096A2 (en) Information processing unit
US3673575A (en) Microprogrammed common control unit with double format control words
US3827028A (en) Control means for information storage in a dynamic shift memory
US5325515A (en) Single-component memory controller utilizing asynchronous state machines
JPS6285343A (ja) メモリ読み出し回路
SU741269A1 (ru) Микропрограммный процессор
JPH0450625B2 (ko)
SU1156080A1 (ru) Двухпортовое устройство сопр жени в вычислительной системе
SU1252817A1 (ru) Запоминающее устройство с автономным контролем
SU982089A1 (ru) Оперативное запоминающее устройство на динамических элементах пам ти
SU455345A1 (ru) Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины
SU391559A1 (ru) Устройство для отображения буквенно- цифровой информации

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee