SU455345A1

SU455345A1 - Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины

Info

Publication number: SU455345A1
Application number: SU1802241A
Authority: SU
Inventors: Олег Ермилович Бабушкин; Владимир Михайлович Златников; Борис Леонович Золотаревский; Елена Германовна Катковская
Original assignee: Предприятие П/Я М-5489
Priority date: 1972-06-28
Filing date: 1972-06-28
Publication date: 1974-12-30

Description

1

Изобретение относитс к области вычислительной техники и, в частности, к устройствам дл управлени потоком информации между внешними устройствами и основиой пам тью вычислительной машины.

Известно устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины, содержаш,ее блок пам ти, соединенный двусторонними св з ми с входами-выходами устройства, регистры записи и чтени с адресной и первой числовой частью, узел модификации и дешифратор, причем выход разр дов первой числовой части регистра чтени соединен через дешифратор с первым выходом устройства, а через узел модификации - с входами разр дов первой числовой части регистра записи.

Цель изобретени - повышение быстродействи устройства и обеспечение одновременного использовани одной и той зоны блока пам ти дл приема и выдачи информации .

Это достигаетс тем, что устройство имеет в регистрах записи и чтени вторые числовые части, второй дешифратор, второй и третий узлы модификации. Выход разр дов второй числовой части регистра чтени соединен с входом второго дешифратора и одним входом второго узла модификации, другой

вход второго узла - с первым входом третьего узла модификации и с первым выходом второго дешифратора.

Второй выход второго дешифратора св зан с вторым выходом устройства, а его третий выход - с вторым входом третьего узла модификации, третий вход которого соединен с соответствуюшим входом блока пам ти и выходами разр дов адресной части регистра чтени . Выходы второго и третьего узлов модификации подключены к входам соответственно разр дов адресной и второй числовой части регистра записи.

Блок-схема устройства представлена на чертеже.

Устройство обмена содержит блок 1 пам ти , регистры чтени 2 и записи 3, адресные части 4 и 5, первые 6 и 7 и вторые 8 и 9 числовые части, разр ды 10 и II признаков, дешифраторы 12 и 13, узлы 14, 15 и 16 модификации , шины 17-22.

Код в первой числовой части 6 указывает количество слов обмена, а код во второй части 8 - количество чеек в блоке 1 пам ти. необходимое дл поступающей информации.

Устройство работает следующим образом .

При поступлении по шине 22 из основной

пам ти ЭВМ заправл ющего слова, оно выдаетс устройством обмена в регистр 2 чтеПИЯ . Адрес информационного с.чова из разр дов 4 регистра чтени иодаетс в блок 1 иам ти и вл етс старшим пор дковым номером чейки массива информации, определ емого содержимым второй числовой части 8. В эту чейку записываетс первое информациоиное слово. Адрес информационного слова также поступает в узел 16 модификации, где он уменьгиаетс на единицу при наличии сигнала на выходе дешифратора 13. Из второй числовой части 8 регистра 2 чтени код числа попадает в узел 15 модификации, где оно уменьшаетс па единицу, если оно не равно нулю, что онредел етс дешифратором 13. Из нервой числовой части 6 регистра чтени код числа нодаетс на узел 14 модификации, где оно уменьшаетс па единицу. Информаци с выходов узлов 14, 15 и 16 модификации поступает на регистр 3 записи, из которого записываетс в блок 1 пам ти. Эта информаци представл ет собой модифицироваипое управл ющее слово. При поступлении запроса от внешнего устройства схема уплотнени по шине 21 формирует адрес управл ющего слова, цо которому информаци из блока пам ти проходит в регистр чтени , и начинаетс вынолнение модификации управл юп его слова. Устройство обмена выполн ет модификацию управл ющего слова, соответствующего тому внешнему устройству, которое в данный .момент св зано через схему уплотнени с устройством обмена. Рассмотренный цикл обработки дл каждого управл ющего слова повтор етс до тех пор, пока код второй числовой части 8 не станет равным О. Ири этом дешифратор 13 формирует сигнал прерывани на шине 20, по которому вычислительпа машина осущестл ет прием информации из блока пам ти но шине 22. Кроме того, в этом случае сигналом по шине 18 дешифратора 13 в узле 16 модификации происходит увеличение кода адреса па единицу. Модификаци разр дов второй числовой части 8, если код этого числа равен пулю, блокируетс , так как сигнал на шине 17 отсутствует . В чейки блока пам ти записываетс информаци но адресам, формируемым узлом 16 модификации. Когда код первой числовой части 6 становитс равным нулю , дешифратор 12 выдает на выход сигнал прерывани вычислительной машины, который означает, что управ.ч ющее слово полностью обработано. Код информации в разр дах управл ющего слова, отведенных дл первой и второй числовых частей, определ етс в зависимости от быстродействи и количества одновременно работающих внешних устройств. Введение в управл ющем слове разр дов второй числовой части позвол ет одновременно иснользовать одну и ту же зону пам ти устройства обмена дл приема и выдачи информации , что обеспечивает оперативное исиользовапие объема пам ти устройства обмена . Предмет изобретени Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины, содержащее блок пам ти, соединенный двусторонними св з ми с входами-выходами устройства, регистры записи и чтени с адресной и первой числовой частью, узел модификации и дешифратор, причем выход разр дов первой числовой части регистра чтени соединен через дешифратор с первым выходом устройства, а через узел модификации- с входами разр дов первой числовой части регистра записи, отличающеес тем, что, с целью повышени быстродействи устройства и обеспечени одновременного использовани одной и той же зоны пам ти устройства обмена дл приема и выдачи информации , устройство содержит в регистрах записи и чтени вторые числовые части, второй дешифратор , второй и третий узлы модификации , причем выход разр дов второй числовой части регистра чтепи соединен с входом второго дешифратора и одним входом второго узла модификации, другой вход которого соединен с первым входом третьего узла модификации и с первым выходом второго дешифратора , второй выход которого соединен с вторым выходом устройства, а третий выход второго дешифратора соединен с вторым входом третьего узла модификации, третий вход которого соединен с соответствующим входом блока пз.м ти и выходами разр дов адресной части регистра чтени , выходы второго и третьего узла модификации соединены с входами соответственно разр дов, адресной и второй числовой части регистра записи.