SU455343A1 - Уравл ющий автомат - Google Patents

Уравл ющий автомат

Info

Publication number
SU455343A1
SU455343A1 SU1651584A SU1651584A SU455343A1 SU 455343 A1 SU455343 A1 SU 455343A1 SU 1651584 A SU1651584 A SU 1651584A SU 1651584 A SU1651584 A SU 1651584A SU 455343 A1 SU455343 A1 SU 455343A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
address
code
memory
block
Prior art date
Application number
SU1651584A
Other languages
English (en)
Inventor
Лев Владимирович Мацевитый
Original Assignee
Предприятие П/Я Р-6292
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6292 filed Critical Предприятие П/Я Р-6292
Priority to SU1651584A priority Critical patent/SU455343A1/ru
Application granted granted Critical
Publication of SU455343A1 publication Critical patent/SU455343A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

Изобретение относитс  к области вычислительной техники.
Известны унравл юнлие автоматы, содержащне посто нное запоминающее устройство с регистром адреса и регистром числа иа входе и выходе соответственно и блок оперативной нам та.
Однако эти управл ющие автоматы требуют большого объема дополнительного оборудовани  дл  расщирени  области их применени ,
Предлагаемый автомат отличаетс  от известных тем, что в нем одна часть выходов регистра числа соединена с адресными входами блока оперативной пам т1, а числовые входы и выходы этого блока - с частью выходов и входов регистра адреса, входы которого подключены к другой части выходов регистра числа.
Такое выполнение иозвол ет упростить устройство .
Блок-схема управл ющего автомата приведена иа чертеже.
Управл ющий автомат содержит посто нное запоминающее устройство 1, блок 2 оперативной пам ти, регистр 3 адреса и регпстр 4 числ а.
Управл ющий автомат работает следуюихим образом.
Регистром адреса блока 2 оиеративной пам ти служит часть разр дов А регистра числа,
а регистром числа блока оперативной пам ти- часть разр дов Р регистра адреса. Код адреса посто нного запоминающего устройства 1 состоит из двух частей Р и Q. Часть кода Q образуетс  приемом части кода R регистра числа, часть кода Р - либо кодом, прочитанным пз блока оиератпвной пам т1. либо кодом , прин тым из части разр дов S регистра числа. Код в регистре числа, прочитанный в посто нном запоминающем устройстве, содержит три части: R, А и S. Часть коДа R передаетс  в разр ды Q регистра адреса, часть кода А  вл етс  адресом дл  блока оперативной пам тп, часть кода S может быть передана в разр ды Р регистра адреса прп наличии соответствующего признака в части кода S.
Адрес, по которому происходит обращение к блоку оперативной пам ти, определ етс  частью кода А регистра числа, чтенне кода из  чейки блока оиеративной пам ти осуществл етс  в часть Р регистра адреса, запись в  чейку блока оператпвной пам тп - также из части Р регистра адреса. Режим чтени  пли записи блока оператпвной пам тп определ етс  признаком в части кода А.
Входна  информаци  на управл ющий автомат поступает иа регистр адреса. Выходна  информаци  возникает на регистре чпсла.
Часть кода А, прочптанна  пз посто нного запомниаюихего устройства, определ ет либо
адрес информации в блоке оперативной пам ти , подлежащей обработке в данный момент, либо адрес  чейки, куда должна быть записана информаци , хран ща с  в разр дах Р регистра адреса. Один из разр дов части А регистра числа определ ет режим работы блока оперативной пам ти (чтение или заиись). Код, прочитанный нз  чейки блока оперативной цам ти в часть Р регистра адреса, и код в части Q этого же регистра, определ ющий операцию, которую необходимо выполнить с прочитаииой информацией, образуют адрес  чейки посто нного запоминающего устройства, к которой происходит обращение. При этом обращении в регистре числа по вл етс  код следующей операции (в части R}, новый адрес (в части Л) и результат операции (в части S). Этот результат может быть переслан в часть Р регистра адреса и записан в -требуемую  чейку блока оперативной пам ти.
Предмет изобретени 
Управл ющий автомат, содержащий посто нное запоминающее устройство с регистром адреса и регистром числа на входе и выходе соответственно и блок оперативной пам ти, отличающийс  тем, что, с целью упрощени  устройства, в нем одна часть выходов регистра числа соединена с адресными входамн блока оперативной пам ти, числовые входы и выходы которого соединены с частью выходов и входов регистра адреса, входы которого подключены к другой части выходов регистра числа.
SU1651584A 1971-04-26 1971-04-26 Уравл ющий автомат SU455343A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1651584A SU455343A1 (ru) 1971-04-26 1971-04-26 Уравл ющий автомат

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1651584A SU455343A1 (ru) 1971-04-26 1971-04-26 Уравл ющий автомат

Publications (1)

Publication Number Publication Date
SU455343A1 true SU455343A1 (ru) 1974-12-30

Family

ID=20473776

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1651584A SU455343A1 (ru) 1971-04-26 1971-04-26 Уравл ющий автомат

Country Status (1)

Country Link
SU (1) SU455343A1 (ru)

Similar Documents

Publication Publication Date Title
US4158227A (en) Paged memory mapping with elimination of recurrent decoding
US5093783A (en) Microcomputer register bank accessing
GB1580415A (en) Random access memory
GB1469298A (en) Circuit arrangements of highly integrated chips
US3806883A (en) Least recently used location indicator
GB1449229A (en) Data processing system and method therefor
GB1150236A (en) Improvements in Data Processing Systems.
GB1292070A (en) Multiplexing apparatus
SU455343A1 (ru) Уравл ющий автомат
GB1087189A (en) Content addressable memory system
GB1278664A (en) An associative memory
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
GB1087575A (en) Communications accumulation and distribution
GB1296966A (ru)
GB1469300A (en) Circuit arrangement for an integrated data processing system
GB1369184A (en) Storage device for terminal
GB1341526A (ru)
ATE7340T1 (de) Schaltungsanordnung zum adressieren von daten fuer lese- und schreibzugriffe in einer datenverarbeitungsanlage.
SU407395A1 (ru)
SU618744A1 (ru) Устройство дл первичной обработки информации
SU1596390A1 (ru) Устройство буферной пам ти
SU1126972A1 (ru) Устройство дл поиска информации
SU1123055A1 (ru) Адресный блок дл запоминающего устройства
SU1156080A1 (ru) Двухпортовое устройство сопр жени в вычислительной системе
SU455345A1 (ru) Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины