SU1123055A1

SU1123055A1 - Адресный блок дл запоминающего устройства

Info

Publication number: SU1123055A1
Application number: SU782613450A
Authority: SU
Inventors: Кубин Павел
Original assignee: Вызкумны Устав Математицких Строю (Инопредприятие)
Priority date: 1977-05-03
Filing date: 1978-05-03
Publication date: 1984-11-07
Also published as: DD136435A1; SU1198526A1; CS196718B1

Abstract

АДРЕСНЫЙ БЛОК ДЛЯ ЗАПОМИШиСЩЕРО УСТРОЙСТВА, содержащий первьй и второй регистры адреса, о т л и ч а.ю щ и и с тем, что, с целью повышени быстродействи блока , в него введены элемент сравнени и элемент И, первый вход которого подключен к выходу элемента, сравнени , второй вход вл етс одним из управл ющих входов блока, а выход элемента И соединен с управл ющим входом первого регистра адреса, управл ющий вход второго регистра адреса вл етс другим управл кнцим входом блока, одни из входов элемента сравнени подключены к информационным входам первого и второго регистров адреса и вл ютс информационными входами блока, выходы первого регистра адреса вл ютс одними из выходов блока, выходы второго регистра адреса подключены к другим входам элемента сравнени и вл ютс другими выходами блока.

Description

-I .

-Gh

Изобретение относитс к вычислительной технике и может быть использовано в многоступенчатой запоминающей системе.

Известен адресный блок дл запоминающих устройств, содержащий регистр операндов, регистр кода, регистр номеров блоков, разделенный на регистр номеров блоков программ и регистр номеров блоков чисел, счетчик, блок, обращени и элементы И ij .

Недостатком этого блока вл ютс большие аппаратутрные затраты.

Наиболее близким техническим.решением к изобретению вл етс блок дл выбора адреса в накопителе с поразр дной организадией, содержащий дегшфраторы, входы которых подключе (ны к соответствуюпдам выходам регистров , а выходы - к входам шифраторов и блоков запоминающих элементов, схемы сравнени по количеству разр дов в коде адреса, входы которых подключены к одноименным входам регистров и выходам шифраторов, а выходы - к входам элемента ИЛИ 21.

Недостатком известного блока вл етс невысокое быстродействие при его использовании в многоступенчатой запоминающей системе.

Целью изобретени вл етс повыше ние быстродейстби адресного блока.

Поставленна цель достигаетс тем что в адреснь1й блок дл запоминающего устройства, содержащий первый, и второй регистры адреса, введены элемент сравнени и элемент И, первый вход которого подключен к выходу элемента сравнени , второй вход вл етс одним из управл ющих входов блока а выход элемента И соединен с унравл юЕщм входом первого регистра адреса , управл ющим входом первого регистра адреса, управл ющий вход вто рого регистра адреса вл етс другим управл ющим входом блока, одни из входов элемента сравнени подключены к информационным входам первого и второго регистров адреса и вл ютс информационными входами блока, выходы первого регистра адреса вл ютс одними из выходов блока, выходы второго регистра адреса подключены к другим входам элемента сравнени и вл ютс другими выходами блока.

/

На чертеже изображена структурна схема адресного блока.

Адресный блок содержит элемент 1 сравнени , первый 2 и второй 3 регисры адреса, служащие дл хранени адресов соответственно выбранной и выделенной страниц, и элемент И 4. Регистры 3 и 2 имеют соответственно выходы (( и (где .к - разр дность регистров 3 и 2). Управл ющие входы 7 и 8 блока служат дл подачи сигналов запроса соответственно на вьщеление и перенос страниц. Блок имеет информационные входы ц.

Адресный блок используетс в качестве управл ющего устройства внешней запоминающей ступени в многоступенчатой запоминающей системе, включающей оперативно ; запоминающее устройство как внутреннюю запоминающую ступень. В системе осуществл етс страничный, обмен информацией между ее ступен ми.

Адресный блок работает следующим

образом.

(.

1В момент, когда внешн ступень в многоступенчатой запоминающей систрме (не показана).находитс в состо нии выполнени запроса на вьще ление страниц дл переноса ее во внутреннюю ступень, генерируетс запрос на вьщеление страницы. Адрес этой страницы поступает на входы ),; блока и, следовательно, на входы регистра 3. Одновременно поступает сигнал запроса на вьщеление страницы на вход 7 блока. Таким о:бразом. в регистр 3 вводитс адрес страниць, который выведен на носитель информации внешней запоминакнцей ступени. Затем Отдельные адреса страниц, которые вызываютс последовательностью запросов на перенос новой страницы, поступают на входы j.; блока и, следовательно, на входы регистра 2 и одни из входов элемента 1 сравнени , на другие входы которого поступает содержимое регистра 3. В элементе t сравнени осуществл етс сравнение адресов страниц и на его выходе генерируетс сигнал, если перенос новой страницы из вызванного адреса непосредственно образует запрос сравнени .с учетом параметров и состо 1ни блока пам ти, образующего внешнюю запоминающую ступень. Сигнал с выхода элемента 1 сравнени поступает на вход элемента И 4, ас каждым входным запросом на перенос новой страницы на второй вход элемента И 4 с вхо3 11230 да 8 блока подаетс сигнал запроса на перенос новой страницы. Сигнал с выхода элемента И 4 поступает на вход регистра 2. В этом регистре запоминаетс адрес новой страницы. Пос- j ле окончани этого цикла в регистре 3 запоминаетс адрес страницы, который должен быть записан на носителе информации внешней запо.минакицей ступени , и в регистре 2 - адрес страни-10 цы, который должен быть перенесен из внешней запоминающей ступени во 554 внутреннюю запоминающую ступень. Далее адресный блок обрабатывает запрос на вьщеление страницы по адресу , хран щемус в регистре 3, котоРый затем передаетс на выхода 5« -5, блока. Далее адрес, хран щийс в регистре 2, передаетс на его В1лходы 6.-6. Технико-экономическое преимущество предлагаемого адресного блока по сравнению с известным заключаетс в его повьшенном быстродействии.

Claims

АДРЕСНЫЙ БЛОК ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий первый и второй регистры адреса, о т л и чаю щ и й с я тем, что, с целью повышения быстродействия блока, в него введены элемент сравнения и элемент И, первый вход которого подключен к выходу элемента, сравнения, второй вход является одним из управляющих входов блока, а выход элемента И соединен с управляющим входом первого регистра адреса, уп равняющий вход второго регистра ад реса является другим управляющим входом блока, одни из входов элемента сравнения подключены к информаци онным входам первого и второго регистров адреса и являются информаци онными входами блока, выходы первого регистра адреса являются одними из выходов блока, выходы второго регистра адреса подключены к другим входам элемента сравнения и являются другими выходами блока.