KR960700490A - 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle) - Google Patents

행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)

Info

Publication number
KR960700490A
KR960700490A KR1019950702665A KR19950702665A KR960700490A KR 960700490 A KR960700490 A KR 960700490A KR 1019950702665 A KR1019950702665 A KR 1019950702665A KR 19950702665 A KR19950702665 A KR 19950702665A KR 960700490 A KR960700490 A KR 960700490A
Authority
KR
South Korea
Prior art keywords
data
providing
latch
register
stored
Prior art date
Application number
KR1019950702665A
Other languages
English (en)
Other versions
KR100355070B1 (ko
Inventor
프리엠 커티스
맬러쵸스키 크리스
진 장 수엔
뒤 호 하이
Original Assignee
리 패츠
선 마이크로시스템즈 인코퍼레이티드
와이. 비. 라
삼성 세미콘덕터 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패츠, 선 마이크로시스템즈 인코퍼레이티드, 와이. 비. 라, 삼성 세미콘덕터 인코퍼레이티드 filed Critical 리 패츠
Publication of KR960700490A publication Critical patent/KR960700490A/ko
Application granted granted Critical
Publication of KR100355070B1 publication Critical patent/KR100355070B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/02—Storage circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 프레임버퍼는 RAS사이클에 대한 요구가 없으면, 수행되어져야 할 새로운 행방향 주소를 포함하지 않는 프레임버퍼 동작을 허용하도톡 설계되었다. 주소 로우딩을 위한 RAS사이클 및 이와 실질적으로 흡사한 기능을 생략하게 되는 것은, 메모리 배열 주소를 포함하지 않는 기능에 있어서나 메모리 배열주소를 포함하는 기능에 있어서나 모두, 프레임버퍼의 동작을 가속화 한다.

Description

행방향 주소 스트로브 사이클을 갖지 않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(METHOD AND APPARATUS FOR PROVIDING OPERATIONS AFFECTING A FRAME BUFFER WITHOUT A ROW ADDERSS STROBE CYCLE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 배열을 설명하는 블록 다이어 그램이다.

Claims (21)

  1. 데이타가 외부출력 표시장치의 디스플레이를 위해 저장되어질 수 있는 최소한 하나의 메모리장치 플레인과, 프레임버퍼의 배열에의 액세스를 제어하는 데이타 및 프레임버퍼의 메모리장치에 쓰여지는 데이타를 저장하기 위한 다수의 레지스터와, 데이타가 메모리장치 배열로부터 거기에 쓰여지고 데이타가 거기로부터 메모리장치 배열에의 저장을 위해 읽혀질 수 있는 다수의 래치와, 프레임버퍼로부터 및 프레임버퍼에로 데이타를 전송하기 위한 입력버스를 포함하는 배열을 갖는 프레임버퍼에서, 상기 프레임버퍼의 다수의 레지스터 및 래치에 데이타를 쓰고 거기로부터 데이타를 읽기 위한 방법에 있어서, 특정 레지스터나 래치에 대하여 수행되어져야 할 특정 모드의 동작을 나타내기에 충분한 제어신호를 제공하는 단계; 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어될 필요가 있는 어떤 데이타를 제공하는 단계; 열 액세스 스트로브 신호를 제공하는 단계; 및 특정 모드동작을 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤 행주소 스트로브 신호에 대한 요구 없이도 열 액세스 스트로스 신호에 응답하는 단계를 포함하되, 상기 응답하는 단계는 수행되어야 하는 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 특정 레지스터나 래치에 대하여 수행되어져야 할 특정 모드의 동작을 나타내기에 충분한 제어신호를 제공하는 상기 단계는, 쓰기동작을 포함하는 동작모드를 나타내기 위한 신호를 제공하는 단계; 출력동작을 포함하는 동작모드를 나타내기 위한 신호를 제공하는 단계; 및 특정 동작모드 선택을 위한 최소한 4개의 부가적인 제어신호를 제공하는 단계를 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스터 및 래치에 데이타를 쓰고 거기로부터 데이타를 읽기 의한 방법.
  3. 제2항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 단계는, 다수의 칼라값 레지스터에의 저장용으로 입력버스상에 칼라값 데이타를 제공하는 단계를 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스터 및 래치에 데이타를 쓰고 거기로부터 데이타를 읽기 위한 방법.
  4. 제2항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 단계는, 플레인 마스크 레지스터에의 저장용으로 입력버스상에 플레인 마스크 데이타를 제공하는 단계를 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스터 및 레치에 데이타를 쓰고 거기로부터 데이타를 읽기 위한 방법.
  5. 제2항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 단계는, 픽셀마스크 레지스터에의 저장용으로 입력버스상에 픽셀마스크 데이타를 제공하는 단계를 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스터 및 래치에 데이타를 쓰고 거기로부터 데이타를 읽기 위한 방법.
  6. 제2항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 단계는, 다수의 래치중 선택되는 것에의 저장용으로 배열중 메모리 셀로부터 픽셀데이타를 읽는 단계를 포함하며, 특정 모드동작을 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤 행주소 스트로브 신호에 대한 요구 없이도 열 액세스 스트로브 신호에 응답하는 상기 단계는, 배열중 메모리 셀에의 저장용으로 다수의 래치중 선택된 것으로부터 데이타를 읽는 단계를 더 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스터 및 래치에 데이타를 쓰고 거기로부터 대이타를 읽기 위한 방법.
  7. 제2항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 단계는, 다수의 래치중 선택되는 것에 저장용으로 배열중 메모리 셀로부터 픽셀데이타를 읽는 단계를 포함하며, 특징 모드동작을 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤 행주소 스트로브 신호에 대한 요구 없이도 열 액세스 스트로브 신호에 응답하는 상기 단계는, 외부출력 표시장치로의 전송용으로 다수의 래치중 선택된 것으로부터 데이타를 읽는 단계를 더 포함하는 것을 특징으로 하는 프레임버퍼의 다수의 레지스티 및 래치에 데이타를 쓰고 거기로부터 데이타를 읽기 위한 방법.
  8. 외부출력 표시장치에 디스플레이용으로 저장될 데이타가 들어 있는 메모리장치중 최소한 하나의 플레인을 포함하는 배열; 프레임버퍼의 배열에의 액세스를 제어하기 위한 데이타 및 프레임버퍼의 메모리장치에 쓰여지는 데이타를 저장하기 위한 다수의 레지스터; 데이타가 메모리장치 배열로부터 거기에 쓰여지고 데이타가 메모리장치 배열에 저장용으로 거기로부터 읽혀질 제1다수의 래치 데이타가 메모리장치 배열로부터 거기에 쓰여지고 데이타가 외부출력 표시장치에 전송용으로 거기로부터 읽혀질 쉬프트 레지스터; 프레임버퍼에 그리고 프레임버퍼로부터 데이타를 전송하기 위한 입력버스; 특정 레지스터나 래치 또는 쉬프트 레지스터에 대해 수행되어질 특정 동작모드를 나타내기에 충분한 제어신호를 제공하기 위한 수단; 어떤 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트 레지스터에 저장되어질 필요가 있는 어떤 데이타를 제공하기 위한 수단; 열방향 액세스 스트로브 신호를 제공하기 위한 수단; 및 특정 동작모드를 나타내기에 충분한 제어신호에 의해 지시되는 어떤 동작을 수행하기 위한 행방향 주소스트로브 신호에 대한 요구 없이도 열방향 액세스 스트로브 신호에 응답하는 수단을 포함하되, 상기 응답하는 수단은 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트레지스터에 저장될 필요가 있는 어떤 데이타를 저장하기 위한 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  9. 제8항에 있어서, 특정 레지스터나 래치 또는 쉬프트 레지스터에 대해 수행되어질 특정 동작모드를 나타내기에 충분한 제어신호를 제공하기 위한 상기 수단은, 쓰기동작을 포함하는 동작모드를 나타내는 신호를 제공하는 수단; 출력동작을 포함하는 동작모드를 나타내는 신호를 제공하는 수단; 및 특정 동작모드를 선택하기 위한 최소한 4개의 부가적인 제어신호를 제공하기 위한 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  10. 제9항에 있어서, 어떤 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트 레지스터에 저장되어질 필요가 있는 어떤 데이타를 제공하기 위한 상기 수단은, 다수의 칼라값 레지스터에 저장용으로 입력버스상에 칼라값 데이타를 제공하는 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  11. 제9항에 있어서, 어떤 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트 레지스터에 저장되어질 필요가 있는 어떤 데이타를 제공하기 위한 상기 수단은, 플레인 마스크 레지스터에 저장용으로 입력버스상에 플레인 마스크 데이타를 제공하는 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  12. 제9항에 있어서, 어떤 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트 레지스터에 저장되어질 필요가 있는 어떤 데이타를 제공하기 위한 상기 수단은, 픽셀마스크 레지스터에 저장용으로 입력버스상에 픽셀마스크 데이타를 제공하는 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  13. 제9항에 있어서, 어떤 동작이 수행되는 도중 특정 레지스터나 래치 또는 쉬프트 레지스터에 저장되어질 필요가 있는 어떤 데이타를 제공하기 위한 상기 수단은, 다수의 래치중 선택된 것에의 저장용으로 배열중 메모리 셀로부터 픽셀데이타를 읽기 위한 수단을 포함하며, 특겅 동작모드를 나타내기에 충분한 제어신호에 의해 지시되는 어떤 동작을 수행하기 위한 행방향 주소스트로브 신호에 대한 요구 없이도 열방향 액세스 스트로브신호에 응답하는 상기 수단은, 배열중 메모리셀에의 저장용으로 다수의 래치중 선택된 것으로부터 데이타를 읽는 수단을 더 포함하는 것을 특징으로 하는 프레임버퍼.
  14. 데이타가 외부출력 표시장치의 디스플레이를 위해 저장되어질 수 있는 최소한 하나의 메모리장치 플레인과, 프레임버퍼의 배열에의 액세스를 제어하는 데이타 및 프레임버퍼의 메모리장치에 쓰여지는 데이타를 저장하기 위한 다수의 레지스터와, 데이타가 메모리장치 배열로부터 거기에 쓰여지고 데이타가 거기로부터 메모리장치 배열에의 저장을 위해 읽혀질 수 있는 다수의 래치와, 프레임버퍼로부터 및 프레임버퍼에로 데이타를 전송하기 위한 입력버스를 포함하는 배열을 갖는 프레임버퍼에서, 특정 레지스터나 래치에 대하여 수행되어져야 할 특정 모드의 동작을 나타내기에 충분한 제어신호를 제공하는 수단; 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 수단; 열 액세스 스트로브 신호를 제공하는 수단; 및 특정 모드동작을 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤행 주소 스트로브 신호에 대한 요구 없이는 열 액세스 스트로브 신호에 응답하는 수단을 포함하되, 상기 응답하는 수단은 수행되어야 하는 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 저장하는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼.
  15. 제14항에 있어서, 특징 레지스터나 래치에 대하여 수행되어져야 할 특정 모드의 동작을 나타내기에 충분한 제어신호를 제공하는 상기 수단은, 쓰기동작을 포함하는 동작모드를 나타내기 위한 신호를 제공하는 수단; 출력동작을 포함하는 동작모드를 나타내기 위한 신호를 제공하는 수단; 및 특정 동작모드 선택을 위한 최소한 4개의 부가적인 제어신호를 제공하는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼·
  16. 제15항에 있어서, 수행되어져야 할 어떤 동작에서 특겅 레지스러나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 수단은, 다수의 칼라값 레지스터에의 저장용으로 입력버스상에 칼라값 데이타를 제공하는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼.
  17. 제15항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 수단은, 플레인 마스크 레지스터에의 저장용으로 입력버스상에 플레인 마스크 데이타를 제공하는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼.
  18. 제17항에 있어서, 수행되어져야 할 어떤 동작에서 특징 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 수단은, 픽셀마스크 레지스터에의 저장용으로 입력버스상에 픽셀마스크 데이타를 제공하는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼.
  19. 제15항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 수단은, 다수의 래치중 선택되는 것에의 저장용으로 배열중 메모리 셀로부터 픽셀데이타를 읽는 수단을 포함하며, 특정 모드동작을, 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤 행주소 스트로브 신호에 대한 요구 없이도 열 액세스 스트로브 신호에 응답하는 상기 수단은, 배열중 메모리 셀에의 저장용으로 다수의 래치중 선택된 것으로부터 데이타를 읽는 수단을 포함하는 개선이 가하여진 것을 특징으로 하는 프레임버퍼.
  20. 제19항에 있어서, 수행되어져야 할 어떤 동작에서 특정 레지스터나 래치에 저장되어질 필요가 있는 어떤 데이타를 제공하는 상기 수단은, 다수의 래치중 선택되는 것에의 저장용으로 배열중 메모리 셀로부터 픽셀데이타를 읽는 수단을 포함하며, 특정 모드동작을 나타내기에 충분한 제어신호에 의해 지정되는 어떤 동작을 수행하기 위해 어떤 행주소 스트로브 신호에 대한 요구 없이도 열 액세스 스트로브 신호에 응답하는 상기 수단은, 외부출력 표시장치로의 전송용으로 다수의 래치중 선택된 것으로부터 데이타를 읽는 수단을 포함하는 것을 특징으로 하는 프레임버퍼.
  21. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702665A 1993-10-29 1994-10-27 행방향 주소 스트로브 사이클을 갖지 않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치 KR100355070B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14537493A 1993-10-29 1993-10-29
US08/145,374 1993-10-29
US08/145374 1993-10-29

Publications (2)

Publication Number Publication Date
KR960700490A true KR960700490A (ko) 1996-01-20
KR100355070B1 KR100355070B1 (ko) 2003-01-06

Family

ID=22512818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702665A KR100355070B1 (ko) 1993-10-29 1994-10-27 행방향 주소 스트로브 사이클을 갖지 않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치

Country Status (5)

Country Link
US (1) US5654742A (ko)
EP (1) EP0677199A4 (ko)
JP (1) JPH09506439A (ko)
KR (1) KR100355070B1 (ko)
WO (1) WO1995012190A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539430A (en) * 1993-10-29 1996-07-23 Sun Microsystems, Inc. Pipelined read write operations in a high speed frame buffer system
US5559749A (en) * 1995-05-11 1996-09-24 Micron Technology, Inc. Multi-bit block write in a random access memory
JP2007529821A (ja) * 2004-03-15 2007-10-25 トムソン ライセンシング 効率的なビデオのリサンプリング方法
EP1605400A1 (en) * 2004-06-11 2005-12-14 STMicroelectronics S.r.l. Processing pipeline of pixel data of a color image acquired by a digital sensor
US20070168292A1 (en) * 2004-12-21 2007-07-19 Fabrice Jogand-Coulomb Memory system with versatile content control
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
US8878860B2 (en) * 2006-12-28 2014-11-04 Intel Corporation Accessing memory using multi-tiling
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789367A (en) * 1972-06-29 1974-01-29 Ibm Memory access device
US4546451A (en) * 1982-02-12 1985-10-08 Metheus Corporation Raster graphics display refresh memory architecture offering rapid access speed
CA1262969A (en) * 1985-06-25 1989-11-14 Ascii Corporation Memory system
US4979145A (en) * 1986-05-01 1990-12-18 Motorola, Inc. Structure and method for improving high speed data rate in a DRAM
US4999620A (en) * 1986-08-21 1991-03-12 Ascii Corporation Apparatus for storing and accessing image data to be displayed on a display unit
US5274364A (en) * 1989-01-09 1993-12-28 Industrial Technology Research Institute Window clipping method and device
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices

Also Published As

Publication number Publication date
KR100355070B1 (ko) 2003-01-06
EP0677199A1 (en) 1995-10-18
WO1995012190A1 (en) 1995-05-04
EP0677199A4 (en) 1998-01-14
JPH09506439A (ja) 1997-06-24
US5654742A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
KR970005392B1 (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
KR100279039B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법
KR970005410B1 (ko) 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
US5226147A (en) Semiconductor memory device for simple cache system
EP0097778A2 (en) Digital storage
KR900007226B1 (ko) 반도체 메모리 장치
JPH0760594B2 (ja) 半導体記憶装置
US5528751A (en) Frame buffer system designed for windowing operations
KR970000869B1 (ko) 간단화된 제어하에서 필요한 데이터를 융통성 좋게 출력할 수 있는 반도체 메모리 장치
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
US4608678A (en) Semiconductor memory device for serial scan applications
EP0680651B1 (en) Pipeline read write operations in a high speed frame buffer system
JP2000284756A (ja) メモリ性表示装置用表示コントローラ
KR100355077B1 (ko) 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링속도를 증가시키는 방법 및 장치
KR960700481A (ko) 윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations)
JPH10509546A (ja) メモリシステムにおけるページアクセス及びブロック転送を改善する回路、システム及び方法
US4956640A (en) Method and apparatus for controlling video display priority
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP2794481B2 (ja) 表示システム
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
JPH0636550A (ja) 半導体記憶装置
JP2735058B2 (ja) ビデオ表示用メモリ
KR970000273B1 (ko) 퍼스널 컴퓨터에서의 한글처리장치
KR100281250B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 이용하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060908

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee