KR960700481A - 윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations) - Google Patents

윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations)

Info

Publication number
KR960700481A
KR960700481A KR1019950702653A KR19950702653A KR960700481A KR 960700481 A KR960700481 A KR 960700481A KR 1019950702653 A KR1019950702653 A KR 1019950702653A KR 19950702653 A KR19950702653 A KR 19950702653A KR 960700481 A KR960700481 A KR 960700481A
Authority
KR
South Korea
Prior art keywords
color value
data
color
writing
array
Prior art date
Application number
KR1019950702653A
Other languages
English (en)
Other versions
KR100340621B1 (ko
Inventor
프리엠 커티스
진 장 수엔
뒤 호 하이
Original Assignee
리 패츠
선 마이크로시스템즈 인코퍼레이티드
와이. 비. 라
삼성 세미콘덕터 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패츠, 선 마이크로시스템즈 인코퍼레이티드, 와이. 비. 라, 삼성 세미콘덕터 인코퍼레이티드 filed Critical 리 패츠
Publication of KR960700481A publication Critical patent/KR960700481A/ko
Application granted granted Critical
Publication of KR100340621B1 publication Critical patent/KR100340621B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Abstract

프레임버퍼는 메모리어레이, 어레이를 액세싱하기 위한 회로, 어레이에 기입될 수 있는 다수의 칼라값을 저장하기 위한 다수의 칼라값 레지스터, 및 단일 픽셀을 나타내는 데이타를 메모리셀에 기입하거나, 데이타버스의 컨덕터의 수와 동일한 다수의 픽셀을 나타내는 데이타를 메모리셀에 동시에 기입하거나, 또는 어레이의 전체행의 픽셀을 나타내는 데이타를 메모리셀에 동시에 기입하기 위한 회로를 포함한다.

Description

윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(MULTIPLE BLOCK MODE OPERATIONS IN A FRAME BUFFER SYSTEM DESIGNED FOR WINDOWING OPERATIONS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 포함하는 컴퓨터 시스템을 예시하는 블록도.
제2도는 종래의 기술에 따라 프레임 버퍼를 예시하는 블록도.
제3도는 제2도의 종래기술의 프레임 버퍼의 동작을 예시하는 타이밍도.
제4도는 본 발명에 따른 회로배열을 예시하는 블록도.
제5도는 다수의 픽셀에 동시에 영향을 미칠 수 있는 모드어레이의 액세싱을 예시하는 도면.

Claims (20)

  1. 중앙프로세싱 유닛, 메인메모리, 복수의 데이타 컨덕터를 가진 데이타 버스를 포함하는 버스시스템, 출력디스플레이, 및 버스시스템을 출력디스플레이에 연결시키는 프레임버퍼로 구성되는 컴퓨터 시스템에 있어서, 상기 프레임 버퍼는 출력디스플레이상에 디스플레잉될 픽셀을 표시하는 데이타를 저장하기 위한 메모리셀의 어레이, 어레이에서 몌모리셀을 선택하기 위한 액세스회로, 1칼라값에 상당하는 복수의 비트를 각각 저장할수 있는 제1 및 제2칼라값 레지스터, 및 칼라값 데이타를 칼라값 레지스터로부터 데이타버스 시스템의 데이타컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  2. 제1항에 있어서, 칼라값 데시타를 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 각각의 칼라레지스터와, 데이타버스에 접속된 다수의 멀티플렉서, 및 멀티플렉서가 칼라 레지스터로부터 또는 데이타버스로부터 칼라값을 선택하도록 하는 제어신호원으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  3. 제2항에 있어서, 멀티플렉서가 칼라레지스터로부터 또는 데이타버스로부터 칼라값을 선택하도록 하는 제어신호원은 칼라값을 칼라레지스터로부터 선택하기 위해 제어신호를 데이타버스로 전송하기 위한 회로로 이루어진 것을 특징으로 하는 컴퓨터 시스템.
  4. 제3항에 있어서, 각각의 제어신호에 대한 복수의 픽셀과 동일한 다수의 기억위치에서의 기억을 위해, 멀티플렉서가 칼라값을 칼라레지스터로부터 선택하도록 하는 제어신호를 칼라레지스터로부터 칼라값을 선택하기 위해 설치된 데이타버스로 제공하기 의한 회로를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  5. 제1항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 데이타 버스시스템의 데이타 컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 한개의 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로를 포함하는 것을 특징으로 하는 컴퓨더 시스템.
  6. 제1항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 데이타버스 시스템의 데이타 컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 두개의 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  7. 컴퓨터 시스템에서 데이타버스 및 출력디스플레이에 연결되도록 설계된 프레임버퍼에 있어서, 출력디스플레이상에 디스플레잉될 픽셀을 표시하는 데이타를 저장하기 위한 메모리셀의 어레이, 어레이에서 메모리셀을 선택하기 위한 액세스회로, 1칼라값에 상당하는 복수의 비트를 각각 저장할 수 있는 제1 및 제2칼라값 레지스터, 및 칼라값 데이타를 칼라값 레지스터로부터 데이타버스의 데이타 컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로로 구성되는 것을 특징으로 하는 프레임버퍼.
  8. 제7항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 각각의 칼라레지스터와 데이타버스에 접속된 다수의 멀티플렉서, 및 멀티플렉서가 칼라레지스터로부터 및 데이타버스로부터 칼라값을 선택하도록 하는 제어신호원으로 구성되는 것을 특징으로 하는 프레임버퍼.
  9. 제8항에 있어서, 멀티플렉서가 칼라레지스터와 데이타버스로부터 칼라 값을 선택하도록 하는 제어신호원은 칼라값을 칼라레지스터로부터 선택하기 위해 제어신호를 데이타 버스로 전송하기 위한 회로로 이루어진 것을 특징으로 하는 프레임버퍼.
  10. 제9항에 있어서, 각각의 제어신호에 대한 복수의 픽셀과 동일한 다수의 기억위치에서의 기억을 위해, 멀티플렉서가 칼라값을 칼라레지스터로부터 선택하도록 하는 제어신호를 칼라레지스터로부터 칼라값을 선택하기 위해 설치된 데이타버스로 제공하기 위한 회로를 더 포함하는 것을 특징으로 하는 프레임버퍼.
  11. 제7항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 데이타 버스시스템의 데이타 컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 한개의 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로를 포함하는 것을 특징으로 하는 프레임버퍼.
  12. 제11항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 데이타버스 시스템의 데이타 컨덕터의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 두개의 칼라값 레지스터로부터 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로를 포함하는 것을 특징으로 하는 프레임버퍼.
  13. 제7항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 디스플레이의 한행의 픽셀의 수에 상당하는 복수의 개별적인 픽셀을 나타내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로를 더 포함하는 것을 특징으로 하는 프레임버퍼.
  14. 제13항에 있어서, 칼라값 데이타를 칼라값 레지스터로부터 디스플레이의 한행의 픽셀의 수에 상당하는 다수의 개별적인 픽셀을 나다내는 어레이의 다수의 기억위치에 동시에 기입하기 위한 회로는 리프레시 동작이 기입동작을 완료하도록 이 위치를 리프레시하기 이전에 행 액세스 스트로브신호동안 다수의 기억위치에 기입하기 위한 회로로 구성되는 것을 특징으로 하는 프레임버퍼.
  15. 제13항에 있어서, 칼라값 데이타를 데이타버스의 데이타 컨덕터로부터 디스플레이상에 단일 픽셀을 타나내는 개별적인 기억위치에 기입하기 위한 회로를 더 포함하는 것을 특징으로 하는 프레임버퍼.
  16. 메모리셀의 어레이를 포함하는 프레임버퍼에 기입하기 위한 방법에 있어서, 제1칼라값을 프레임버퍼의 제1칼라값 레지스터에 기입하는 단계, 제2칼라값을 프레임버퍼의 제2칼라값 레지스터에 기입하는 단계 다수의 메모리셀에 동시에 기입하기위해 칼라값 레지스터의 칼라값중 하나를 선택하는 단계, 및 선택된 칼라값을 데이타버스의 임의의 데이타 컨덕터상의 제1제어신호값에 응답하여 디스플레이상에 전체 픽셀을 각각 나타내는 기억위치에 기입하는 단계로 구성되는 것을 특징으로 하는 프레임버퍼에 기입하기 위한 방법.
  17. 제16항에 있어서, 데이타버스의 임의의 데이마 컨덕터상의 제어신호는 디스플레이상에 다수의 픽셀을 나타내는 기억위치에 기입하는 것을 제어하는 것을 특징으로 하는 프레이버퍼에 기입하기 위한 방법.
  18. 제17항에 있어서, 선택된 칼라값을 디스플레이상의 전체픽셀을 각각 나타내는 기억위치에 기입하는 단계는 8, 16 또는 32 비트의 픽셀을 선택하는 것을 특징으로 하는 프레임버퍼에 기입하기 위한 방법.
  19. 제16항에 있어서, 데이타버스의 임의의 데이타 컨덕터상의 제어신호는 디스플레이상에 단일 픽셀을 나타내는 기억위치에 기입하는 것을 제어하는 것을 특징으로 하는 프레임 버퍼에 기입하기 위한 방법.
  20. 제19항에 있어서, 선택된 칼라값을 디스플레이상의 전체 픽셀을 각각 나타내는 기억위치에 기입하는 단계는 8, 16 또는 32 비트의 픽셀을 선택하는 것을 특징으로 하는 프레임버퍼에 기입하기 위한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702653A 1993-10-29 1994-10-27 윈도우잉동작용으로설계된프레임버퍼시스템의다중블록모드동작 KR100340621B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/145,755 1993-10-29
US08/145,755 US5533187A (en) 1993-10-29 1993-10-29 Multiple block mode operations in a frame buffer system designed for windowing operations
US08/145755 1993-10-29
PCT/US1994/012360 WO1995012166A1 (en) 1993-10-29 1994-10-27 Multiple block mode operations in a frame buffer system designed for windowing operations

Publications (2)

Publication Number Publication Date
KR960700481A true KR960700481A (ko) 1996-01-20
KR100340621B1 KR100340621B1 (ko) 2002-10-11

Family

ID=22514393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702653A KR100340621B1 (ko) 1993-10-29 1994-10-27 윈도우잉동작용으로설계된프레임버퍼시스템의다중블록모드동작

Country Status (6)

Country Link
US (1) US5533187A (ko)
EP (1) EP0677192B1 (ko)
JP (1) JPH09506440A (ko)
KR (1) KR100340621B1 (ko)
DE (1) DE69425426T2 (ko)
WO (1) WO1995012166A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995012191A1 (en) * 1993-10-29 1995-05-04 Sun Microsystems, Inc. Method for increasing the rate of scrolling in a frame buffer
US5539430A (en) * 1993-10-29 1996-07-23 Sun Microsystems, Inc. Pipelined read write operations in a high speed frame buffer system
US5633661A (en) * 1994-11-21 1997-05-27 International Business Machines Corporation Video display control system having block write with opaque pattern control expansion
US5764963A (en) * 1995-07-07 1998-06-09 Rambus, Inc. Method and apparatus for performing maskable multiple color block writes
DE69724327T2 (de) * 1996-05-17 2004-06-17 Hyundai Electronics America Inc., San Jose Leistungsreduzierung während eines Blockschreibens
US6944087B2 (en) * 2001-02-24 2005-09-13 Intel Corporation Method and apparatus for off boundary memory access
KR101661026B1 (ko) * 2014-09-17 2016-09-29 엘지디스플레이 주식회사 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648077A (en) * 1985-01-22 1987-03-03 Texas Instruments Incorporated Video serial accessed memory with midline load
GB2180729B (en) * 1985-09-13 1989-10-11 Sun Microsystems Inc Method and apparatus for dma window display
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US5046023A (en) * 1987-10-06 1991-09-03 Hitachi, Ltd. Graphic processing system having bus connection control capable of high-speed parallel drawing processing in a frame buffer and a system memory
US4823302A (en) * 1987-01-30 1989-04-18 Rca Licensing Corporation Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time
JPS63204595A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd マルチプレ−ンビデオｒａｍ構成方式
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
JPH04216392A (ja) * 1990-12-18 1992-08-06 Mitsubishi Electric Corp ブロックライト機能を備える半導体記憶装置
US5282177A (en) * 1992-04-08 1994-01-25 Micron Technology, Inc. Multiple register block write method and circuit for video DRAMs

Also Published As

Publication number Publication date
DE69425426D1 (de) 2000-09-07
EP0677192A1 (en) 1995-10-18
WO1995012166A1 (en) 1995-05-04
JPH09506440A (ja) 1997-06-24
EP0677192B1 (en) 2000-08-02
EP0677192A4 (en) 1996-07-24
US5533187A (en) 1996-07-02
KR100340621B1 (ko) 2002-10-11
DE69425426T2 (de) 2001-03-15

Similar Documents

Publication Publication Date Title
US4991110A (en) Graphics processor with staggered memory timing
KR100279039B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법
KR970005392B1 (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
US5442748A (en) Architecture of output switching circuitry for frame buffer
JPS60145595A (ja) 集積回路ランダム・アクセス・メモリ装置
EP0492840B1 (en) Videographics display system
KR950704741A (ko) 윈도우잉 동작용으로 설계된 프레임 버퍼 시스템(frame buffer system designed for windowing operations)
JP2557113B2 (ja) デュアルポートダイナミックメモリ
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
US4912658A (en) Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution
KR960700481A (ko) 윈도우잉 동작용으로 설계된 프레임버퍼 시스템의 다중 블록모드동작(multiple block mode operations in a frame buffer system designed for windowing operations)
US6734863B1 (en) Display controller for display apparatus
CA1242540A (en) Plasma panel display selectively updatable on pel line basis
EP0700050A2 (en) Multiple page memory
EP0680651A1 (en) Pipeline read write operations in a high speed frame buffer system
US5805133A (en) Method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations
US5486844A (en) Method and apparatus for superimposing displayed images
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
KR970005411B1 (ko) 선택적인 행 기입 능력을 가진 판독/기입 메모리 및 이러한 메모리에 테이타를 기입하는 방법
US5870108A (en) Information handling system including mapping of graphics display data to a video buffer for fast updation of graphic primitives
JPS61289596A (ja) 半導体記憶装置
JPS6121540A (ja) メモリ装置
JP2735058B2 (ja) ビデオ表示用メモリ
KR100281250B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 이용하는 방법
JPH0758431B2 (ja) アドレス線およびデータ線の接続システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee