KR970005392B1 - 다중 열 선택모우드를 갖고 있는 해독/기입 메모리 - Google Patents

다중 열 선택모우드를 갖고 있는 해독/기입 메모리 Download PDF

Info

Publication number
KR970005392B1
KR970005392B1 KR1019880009924A KR880009924A KR970005392B1 KR 970005392 B1 KR970005392 B1 KR 970005392B1 KR 1019880009924 A KR1019880009924 A KR 1019880009924A KR 880009924 A KR880009924 A KR 880009924A KR 970005392 B1 KR970005392 B1 KR 970005392B1
Authority
KR
South Korea
Prior art keywords
memory
column
group
data input
data
Prior art date
Application number
KR1019880009924A
Other languages
English (en)
Other versions
KR890004319A (ko
Inventor
핑크햄 레이몬드
엠. 밸리스트레리 앤소니
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
엔. 라이스 머레트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드, 엔. 라이스 머레트 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR890004319A publication Critical patent/KR890004319A/ko
Application granted granted Critical
Publication of KR970005392B1 publication Critical patent/KR970005392B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

다중 열 선택모우드를 갖고 있는 해독/기입 메모리
제1도는 본 발명에 따라 구성된 2중-포트 메모리의 양호한 실시예를 개략적으로 도시한 블럭도.
제2도는 제1도의 2중-포트 메모리의 특수 기능 논리 회로를 개략적으로 도시한 블럭도.
제3a도 및 제3b도는 제2도의 논리 회로에 의해 사용된 클럭 신호를 발생시키기 위한 회로를 도시한 개략도.
제4도는 제2도의 특수 기능 논리 회로내의 조합 논리 회로를 도시한 개략도.
제5a도는 조기 위치중에 기입 마스크 레지스터를 로드시키기 위한 메모리 사이클의 타이밍도.
제5b도는 후기 위치중에 기입 마스크 레지스터 또는 컬럭 레지스터를 로드시키기 위한 메모리 사이클의 타이밍도.
제5c도는 이전 사이클동안 로드된 기입 마스크 레지스터의 내용을 사용하는 메모리 기입 사이클의 타이밍도.
제5d도는 레지스터의 내용을 파괴시키지 않고서 기입 마스크 레지스터의 내용을 무시한 메모리 기입 사이클의 타이밍도.
제6도는 마스크된 기입 동작의 레지스터 레벨도.
제7도는 제1도의 메모리에 블럭 기입 특징을 추가시키는 열 디코더의 개략도.
제8도는 제7도의 회로를 사용하는 블럭 기입 사이클 동작의 타이밍도.
제9도는 제7도의 회로를 사용하는 블럭 기입 사이클의 레지스터 레벨도.
* 도면의 주요부분에 대한 부호의 설명
1 : 2중-포트 메모리 2 : 에레이
6 : 전송 게이트(XFER) 8 : 데이타 레지스터
10 : 포인터(PTR) 12 : 직렬 입력/출력 버퍼(SI/O)
14 : 직렬 논리 회로 16 : RAM 논리 회로
18 : X 디코더 20 : Y 디코더
22 : 토글 카운터/디코더 24 : 입력/출력 버퍼
26,58,60,160 : 멀티플렉서 30 : 특수 기능 논리 회로
31 : 출력 구동 회로 32,36,38,40,42 : 래치
44 : 조합 논리 회로 50,140 : 컬러 레지스터
54 : 기입 마스크 레지스터 59,127,128,132,142,206,208 : AND 게이트
108,118,136,146 : NAND 게이트
110,122 : 지연단 112,114,116,134,207 : 인버터
120,126 : NOR 게이트 144 : OR 게이트
200 : 프리-디코더 204 : 열 선택 회로
210 : 1-4 디코더 220n내지 220n+3: 트랜지스터
본 발명은 메모리 장치 분야에 관한 것으로, 특히 그래픽(graphic) 응용시에 사용된 것과 같은 2중-포트 랜덤 억세스(dual-port random access) 반도체 메모리 장치에 관한 것이다.
저렴한 반도체 메모리의 출현으로 인해, 현대의 컴퓨터와 마이크로컴퓨터 시스템들은 이 시스템으로부터의 데이타 출력용 비트-맵(bit-map) 비디오 디스플레이를 사용할 수 있었다. 널리 공지된 바와 같이, 비트-맵 디스플레이는 디스플레이 장치의 각 화소(picture element)[픽셀(pixel)]마다 정보의 최소한 한개의 2진 디지트[비트(bit)]를 기억시킬 수 있는 메모리를 필요로 한다. 각 픽셀마다 기억된 추가 비트는 멀티-컬러 영상(mult-color image)과 같은 비디오 디스플레이상의 복잡한 영상 및 그 위에 배치된 원(textual) 정보를 갖고 있는 그래픽 배경과 같은 배경 및 전경(foreground) 영상을 시스템이 표현할 수 있게 한다. 또한, 비트-맵 기억 장치를 사용하면, 데이타 프로세싱 동작은 기억된 영상을 용이하게 발생시키고 변형시킬 수 있게 된다.
현대의 비디오 디스플레이 장치는 주로 전자총이 디스플레이된 패턴을 발생시키기 위해서 디스플레이 스크린 양단의 수평선(horizontal line)을 트레이스하는 래스터-스캔(raster-scan) 방식이다. 디스플레이된 래스터-스캔 영상이 비디오 스크린상에 계속하여 디스플레이되게 하기 위해서는, 영상은 주기적 간격으로 리프레쉬되어야만 한다. 음극선관(cathode ray tube) 비디오 디스플레이 장치의 일반적인 리프레쉬 속도는 1/60초인데, 그 이유는 이 속도로 실행된 리프레쉬 동작이 시스템 사용자의 눈에 띄지 않기 때문이다. 그러나, 스크린상에 디스플레이된 픽셀의 수가 증가할 때, 디스플레이된 영상의 리솔루션(resolution)을 증가시키기 위해서, 정보의 더 많은 비트들이 리프레쉬 기간중에 비트-맵 메모리로부터 억세스되어야만 한다. 비트-맵 메모리가 단일 입력 및 출력 포트를 갖고 있다면, 데이타 프로세싱 유니트가 비트-맵 메모리를 억세스할 수 있는 기간의 퍼센테이지는 리프레쉬 기간이 일정한 경우에 디스플레이의 픽셀 크기에 따라서 감소한다. 부수적으로, 메모리의 속도는 증가해야만 되는데, 그 이유는 고정된 기간동안에 더 많은 비트가 출력되어야 하기 때문이다.
비디오 디스플레이에 데이타의 고속 출력을 제공하고, 데이타 프로세싱 장치에 메모리 내용의 증가된 억세스 능력을 제공하는 다중 포트(multiport) 랜덤 억세스 메모리들이 개발되어 왔다. 다중 포트 메모리들은 컴퓨터 시스템의 데이타 프로세싱 유니트에 의한 메모리의 랜덤 억세스 및 갱신(update)용 제1포트 및 제1포트와는 무관하면서 비동기적인 비디오 디스플레이로의 메모리 내용의 직렬 출력용 제2포트를 가짐으로써 이것을 달성하므로, 비디오 디스플레이 터미널로의 데이타 출력중에 메모리 내용 억세스를 허용하게 된다. 다중 포트 랜덤 억세스 메모리의 예는 Texas Instruments Incorporated사에 양도된 미합중국 특허 제4,562,435호(1985년 12월 31일 허여), 미합중국 특허 제4,639,890호(1987년 1월 27일 허여) 및 미합중국 특허 제4,636,986호(1987년 1월 13일 허여)에 기술되어 있다.
미합중국 특허 제4,636,986호내에 기술된 다중 포트 랜덤 억세스 메모리는 4개의 랜덤 억세스 입력/출력 터미널 및 4개의 직렬 억세스 입력/출력 터미널을 갖고 있으므로, 한개의 메모리 장치가 4개의 메모리 어레이(array)를 갖고 있는 것처럼 보인다. 이것은, 단일 어드레스값으로, 단일 랜덤 억세스로 4개의 데이타 비트를 동시에 해독하거나 기입할 수 있게 하고, 4-직렬 출력이 비디오 디스플레이와의 데이타 통신목적용으로 되게 한다.
이때, 외부 병렬-직렬 레지스터는 4개의 직렬 출력 비트들을 수신하여, 이들은 디스플레이 리프레쉬 속도로 비디오 디스플레이로 쉬프트시키는데, 이것은 메모리 레지스터를 비디오 디스플레이 속도의 1/4로 쉬프트시킬 수 있으므로, 반도체 메모리의 속도 요구를 감소시킨다.
다른 4-구성(organization)을 사용하면, 영상 디스플레이 능력이 증강된다. 예를 들어, 4-구성은 멀티-컬러 디스플레이에 유용한데, 그 이유는 각 어드레스에 관련된 4개의 비트들이 메모리 플랜(plane)을 각각 구성할 수 있기 때문이다. 본 분야에 공지된 바와 같이, 4-플랜 시스템은 비디오 디스플레이의 각 대응 픽셀마다 16가지까지의 컬러로 표시할 수 있는 2진 코드의 기억 장치를 제공한다. 다른 4개 비트 사용은 표시 텍스트(text)에 1개 비트를 사용하고, 그래픽 배경에 대한 8비트 컬러 코드를 나타내기 위해 다른 3개 비트를 사용하는 것이므로, 4-메모리는 텍스트 메시지를 그래픽 영상상에 배치하기가 용이하다.
영상 정보가 다중-비트 컬러 코드에 의해 비트-맵 시스템내에 기억되는 응용시에, 때때로 다수의 메모리 어드레스, 또는 픽셀 위치는 동일한 컬러 코드 정보를 포함한다. 이것은 영상의 대부분이 소정의 컬러로 충전(fill)되는 경우이다. 상술한 미합중국 특허들내의 메모리와 같은 종래의 2중-포트 메모리 장치들에 있어서, 이러한 충전을 수행하는데 필요한 동작은 필요한 메모리 위치수만큼 기입 동작을 반복하게 되어, 동일한 입력 데이타를 각 기입 사이클마다 인가시키게 된다. 부수적으로, 이러한 충전된 영상내의 데이타 포인트의 표시는 때때로 서로 인접한 다수의 메모리 위치내에 기억되는 동일한 컬러 데이타를 발생시킨다.
그러므로, 본 발명의 목적은 인접 어드레스를 갖고 있는 다수의 메모리 셀이 단일 기입 사이클중에 기입될 수 있는 선택가능한 모우드를 갖고 있는 2중-포트 메모리 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 이러한 모우드를 갖고 있는 2중-포트 메모리를 제공하기 위한 것인데, 이 다수의 메모리 셀은 이 다수의 셀들중 소정의 셀이 이 그룹내의 다른 메모리 셀은 변경되지 않은채로 기입될 수 있는 그룹을 포함한다.
본 발명의 또 다른 목적은 이러한 모우드를 갖고 있는 2중-포트 메모리를 제공하기 위한 것인데, 메모리는 다수의 병렬 입력들과 통신하는 방식으로 구성되고, 이 입력들중 선택된 입력으로부터의 기입 동작은 기입 사이클중에 억제될 수 있다.
그러므로, 본 발명의 또 다른 목적은 이러한 모우드를 갖고 있고, 소정의 기입 사이클동안 선택된 메모리 셀에 기입될 데이타를 포함하는 데이타 레지스터를 포함하는 2중-포트 메모리를 제공하기 위한 것이다.
본 발명의 또 다른 목적은 데이타 레지스터의 내용이 기입될 메모리 셀의 그룹내의 메모리 셀들을 데이타 입력이 선택하는, 이러한 모우드를 갖고 있고 이러한 데이타 레지스터를 포함하는 2중-포트 메모리를 제공하기 위한 것이다.
이하, 첨부 도면을 참조하여 본 발명의 목적과 장점에 대해서 상세하게 설명하겠다.
본 발명은 행(row)과 열(column)로 구성된 메모리 어레이를 갖고 있는 랜덤 억세스 메모리에 사용될 수 있고, 다수의 인접열이 동시에 기입될 수 있는 특수 동작 모우드를 갖고 있다. 이 메모리내의 열디코더는 2단으로 분리되는데, 제2(최소 유효)단 출력은 다른 입력 신호 셋트로 멀티플랙서된다. 정상 모우드내에서, 제2단은 기입 사이클중에 열그룹중 한 열을 선택하고, 특수 모우드내에서, 다른 입력 신호 셋트는 동일한 입력 데이타로 기입될 한개 이상의 그룹을 선택한다. 이 방식으로, 선택된 다수의 메모리 셀들은 유사한 데이타로 기입될 수 있다. 부수적으로, 데이타 레지스터는 열그룹내의 선택된 열에 기입될 데이타를 기억시키도록 제공되기도 한다. 이것은 메모리 장치의 데이타 입력 터미널이 컬러 레지스터의 내용이 기입될 그룹내의 열을 선택하는 입력 신호 셋트를 수신하게 한다. 기입 마스크 레지스터는 데이타 레지스터의 소정 비트들이 메모리 어레이에 기입되지 못하게 하기 위해 제공된다.
제1도를 참조하면, 본 발명에 따라 구성되고, 개량된 기입 마스크 특징을 포함하는 2중-포트 메모리(1)의 기능 블럭도가 도시되어 있다. 본 명세서에서 참조한 미합중국 특허 제4,636,986호의 메모리와 유사하게, 2중-포트 메모리(1)은 라인(A0 내지 A8)상의 어드레스 신호, 클럭 신호(RAS_, CAS_ 및 SCLk), 기입 엔에이블 신호(WE_), 전송 엔에이블 신호(TR_) 및 직렬 출력 엔에이블 신호(SOE)를 수신한다. 단지 단일 열 어드레스 스트로브(strobe)(CAS_)는 기입 마스크 특징이 포함될 때 2중-포트 메모리(1)에 의해 수신되어 사용된다. 2중-포트 메모리(1)은 미합중국 특허 제4,636,986호의 메모리의 4개의 이러한 입력/출력 터미널이 아니라, 8개의 랜덤 억세스 입력/출력 라인(D0 내지 D7)을 갖고 있으므로, 본 명세서에 기술된 본 발명은 2중-포트 메모리의 구성 또는 그밖의 다른 구성에 응용될 수 있게 된다. 따라서, 2중-포트 메모리(1)은 8개의 어레이(2)를 포함하는데, 본 실시예내에서, 각각의 어레이는 512개 행과 256개 열로 구성된 128kbit의 기억 장치를 포함한다. 따라서, 제1도의 2중-포트 메모리(1)은 1Mbit 기억 능력을 갖고 있다. 각각의 어레이(2)에는, 어레이(2)의 동적 메모리 셀로부터 및 이 셀내로의 데이타의 감지, 재기억 및 기입하기 위한, 본 분야에 널리 공지된 바와 같은, 256개 감지 증폭기를 내장한 감지 증폭기 뱅크(4)가 관련된다.
2중-포트 메모리(1)의 직렬측을 주목하면, 전송 게이트(6)은 어레이(2)에서 데이타 레지스터(8)내로, 또는 이와 반대로 데이타를 이송하기 위해, 미합중국 특허 제4,636,986호의 2중-포트 메모리와 유사하게 어레이(2)내의 각각의 비트 라인에 접속된다. 이 예내에서, 데이타 레지스터(8)은 256-비트 레지스터이므로, 데이타의 256개 비트가 전송 게이트(6)의 각 뱅크에 의해 전송된다. 즉, 각 전송 사이클중에, 데이타의 2048개 비트가 전송된다. 직렬 논리 회로(14)는 라인상의 직렬 클럭 신호(SCLK), 라인상의 직렬 출력 엔에이블 신호(SOE) 및 라인상의 전송 신호(TR_)뿐만 아니라, RAM 논리 회로(16)으로부터의 신호들을 수신하므로, 데이타 전송이 미합중국 특허 제3,636,986호의 메모리내에서와 같이 적당한 때에 실행될 수 있다.
토글(toggle) 카운터/디코더(22)는 직렬 입력/출력이 개시될 각각의 데이타 레지스터(8)내의 비트를 선택하기 위한 카운터 및 디코더를 포함한다. 따라서, 토글 카운터/디코더(22)는, 미합중국 특허 제3,636,986호의 메모리와 같이 직렬 입력 또는 출력이 개시될 직렬 위치를 선택하는 라인(21)상의 RAM 논리 회로(16)으로부터 래치(latch)된 열 어드레스 신호를 수신한다. 직렬 논리 회로(14)는 앞에서와 같이 이송 사이클중에 래치된 열 어드레스값을 로드(load)시키기 위해 토글 카운터/디코더(22)를 제어하고, 또한 토글 카운터/디코더(22)내의 카운터값이 각 직렬 사이클동안 증가되도록 라인상의 클럭 신호(SCLK)의 각 사이클마다 토글 카운터/디코더(22)에 신호를 제공한다. 토글 카운터/디코더(22)는 카운터내에 기억된 디코드값을 각각의 포인터(10)에 제공하는데, 한개의 이러한 포인터(10)은 각각의 데이타 레지스터(8)에 관련된다. 데이타 레지스터(8)의 내용은 미합중국 특허 제3,636,986호의 메모리내에서와 같이 각 직렬 사이클중에 쉬프트되지 않지만, 그 대신에 포인터(10)은 비트를 포인트 하는데, 라인상의 클럭 신호(SCLK)의 각 사이클에 따른 위치증가는 토글 카운터/디코더(22)의 카운터 내용을 증가시키게 된다. 관련된 소정의 포인터(10)에 의해서 포인트되는 각각의 데이타 레지스터(8)의 비트 내용은 직렬 입력/출력 버터(12)들중 관련된 버퍼에 입력 및 출력 목적으로 접속되는데, 각각 8개의 어레이(2) 및 상기 직렬 입력/출력 버퍼들중 한 버터는 데이타 레지스터(8)에 관련된다. 직렬 입력/출력 버퍼(12)는 관련된 직렬 입력/출력 터미널(SD0 내지 SD7)과 포인터(10)에 의해 포인트되는 관련 데이타 레지스터(8)의 비트사이에 데이타를 통신한다. 상기와 같이, 라인상의 신호(SOE)는 직렬 동작이 기입 동작인지 또는 해독 동작인지의 여부를 직렬 논리 회로(14)에 표시하고, 직렬 논리 회로(14)는 이것에 따라서 직렬 버퍼(12)를 제어한다. 그러므로, 직렬 입력 및 출력은, 직렬 레지스터 기능이 이것내의 비트가 증가 방식으로 선택되는 쉬프트되지 않는 데이타 레지스터(8)에 의해 달성되는 것을 제외하고는, 8개의 직렬 입력/출력이 있는 미합중국 특허 제3,636,986호의 메모리와 유사한 형태로 기능적으로 발생된다.
랜덤 억세스측상에서, RAM 논리 회로(16)은 미합중국 특허 제3,636,986호의 메모리내에서 수행된 바와 같이 어드레스 래칭 및 디코딩을 수행하므로, 어드레스 라인(A0 내지 A8)상의 행 어드레스 스트로브 신호(RAS_) 및 열 어드레스 스토로브 신호(CAS_)를 각각 수신한다. 어드레스 라인(A0 내지 A8)상에 나타나는 행 어드레스값은 행 어드레스 스토로브 신호(RAS_)에 의해 래치되어, 라인(19)를 통해 X 디코더(18)로 통신되므로, X 디코더(18)은 라인(19)상의 래치된 어드레스값에 응답하여 각각의 어레이(2)내의 행을 선택한다. 이와 유사하게, 어드레스 라인(A0 내지 A7)상에 나타나는 열 어드레스값[라인(A8)상의 열 어드레스 신호는 256개의 열중 한개의 열을 선택하는데는 불필요하다]은 열 어드레스 스토로브 신호(CAS_)에 응답하여 RAM 논리 회로(16)에 의해 래치되고, 래치된 열 어드레스값은 라인(21)을 통해 RAM 논리 회로(16)으로부터 Y디코더(20)으로 통신되는데, 각각 8개의 어레이(2)는 이에 관련된 Y디코더(20)을 갖고 있다. 그러므로 각각의 Y 디코더(20)은 이에 관련된 어레이(2)내의 요구된 비트 라인을 접속시키도록 동작할 수 있어서, 이에 관련된 입력/출력 버퍼(24)에 대해 래치된 열 어드레스값에 대응하게 된다.
미합중국 특허 제3,636,986호에 기술된 기능외에, 2중-포트 메모리(1)은 랜덤 억세스 데이타 입력 기능보다 우수한 부수적인 제어 기능을 갖고 있는데, 이러한 부수적인 제어 기능은 특수 기능 논리 회로(30)에 의해 수행된다. 각각 8개의 입력/출력 버퍼(24)는 멀티플렉서(26)에 의해 데이타 터미널(D0 내지 D7)에 접속된다. 랜덤 억세스 해독 목적을 위해서, 입력/출력 버퍼(24)의 출력은 출력 구동 회로(31)에 의해 수신되므로, 라인(D0 내지 D7)의 터미널과 통신하게 된다. 출력 구동 회로(31)은 다수의 널리 공지된 형태들중 소정의 형태로 구성되고, RAM 논리 회로(16)의 제어하에서 라인상의 외부 신호(TRG_)로부터 엔에이블된다. 물론, 랜덤 억세스 기입 목적을 위해서, 출력 구동 회로(31)은 데이타 충돌(conflict)을 방지하기 위해 RAM 논리 회로(16)에 의해 디스에이블된다.
기입 사이클동안, 특수 기능 논리 회로(30)으로부터의 라인(WTCLR)은 사용자에 의해 선택된 기능에 따라서, 데이타 터미널(D0 내지 D7)에서 나타나는 데이타값, 또는 라인(27)을 통해 입력/출력 버퍼(24)로의 특수 기능 논리 회로(30)내의 컬러 레지스터(32)의 내용을 선택하도록 멀티플렉서(26)을 제어한다. 특수 기능 논리 회로(30)은 상기 미합중국 특허 제3,636,986호의 메모리에 대해 상술한 것과 유사한 기입 마스크 특징을 제어하도록 동작할 수도 있지만, 이 특수 기능 논리 회로(30)은 기입 마스크 레지스터(54)내에 기입 마스크값을 기억시키도록 동작할 수 있으므로, 기입 마스크값은 다수의 사이클동안 동작할 수 있고, 기입 마스크값은 초기에 로드되어, 비-마스크된 랜덤 억세스 기입의 중재 사이클후에 여러 사이클을 재호출할 수 있다. 기입 마스크 레지스터(54)의 내용, 또는 비-마스크된 기입 신호는, 필요시에, 후술한 바와 같이 특수 기능 논리 회로(30)에 의한 라인(WCLK)를 통해 입력/출력 버퍼(24)에 제공된다.
제2도를 참조하여, 특수 기능 논리 회로(30)의 구조와 동작을 상세하게 설명하겠다. 특수 기능 논리 회로(30)은 어드레스 라인(A0 내지 A8)상의 행 및 열 어드레스에 래치되는 것과 유사한 방식으로 하이-로우(high-to-low) 전이(transitison)를 발생시키는 각각의 행 어드레스 스트로브 신호(RAS_) 및 열 어드레스 신호(CAS_)에 관련하여 여러가지 입력값을 기억시키기 위한 래치를 갖고 있다. 특수 기능 신호가 외부에서 2중-포트 메모리(1)로 제공되는 라인(SF)은 D-형 래치(32 및 34)의 D-입력에 접속된다. 래치(32)의 클럭 입력은 행 어드레스 스토로브 신호(RAS_)로부터 RAM 논리 회로(16)에 의해 발생된 지연 클럭 펄스인 클럭 신호(RAS')이고, 래치(34)의 클럭 입력은 열 어드레스 스토로브 신호(CAS_)로부터 RAM 논리 회로(16)에 의해발생된 지연 클럭 펄스인 클럭 신호(CAS')이다. 또한, 특수 기능 논리 회로(30)은 외부 이송 신호를 수신하기 위한 라인(TR_)을 D-입력에서 수신하고, 클럭 입력에서 클럭 신호(RAS')를 수신하는 래치(36)을 갖고 있다. 래치(30)은 라인상의 외부 기입 엔에이블 신호(WE_)를 수신하고, 클럭 신호(RAS')에 의해 클럭된다.
데이타 입력 신호(D0 내지 D7)은 상술한 신호들과 유사하게 특수 기능 논리 회로(30)내의 래치(40)에 의해 행 어드레스 스토로브(RAS_) 신호에 관련하여 래치되기도 한다. 그러므로, 래치(40)은 8개의 데이타 라인(D0 내지 D7)로부터의 8개의 신호를 기억시키기 위한, RAS'에 의해 각각 클럭되는 8개의 래치 비트로 구성된다. 래치(40)의 출력은 출력이 8비트 기입 마스크 레지스터(54)의 입력에 접속되어 있는 멀티플렉서(58)의 한 입력에 접속되는데, 8개의 입력/출력 버퍼(24)의 내용에 대응하는 기입 마스크 레지스터(54)의 내용은 랜덤 억세스 기입 동작을 위해 엔에이블된다. 기입 마스크 레지스터(54)의 출력은 멀티플렉서(60)의 제1입력에 접속되는데, 이 멀티플렉서의 다른 입력은 전원(Vdd)에 접속된다. 물론, 멀티플렉서(60)으로의 각각의 입력은 8개의 병렬 비트로 구성되는데, 멀티플렉서(60)은 기입 마스크 레지스터(54)의 8비트 출력 또는 Vdd에 의해 발생된 모드 1인 8비트값이라 여겨진다. 멀티플렉서(60)은 조합 논리 회로(44)로부터의 라인(SELMSK)에 의해 제어된다. 라인(SELMSK)은 기입 마스크 레지스터(54)의 내용이 입력/출력 버퍼(24)들 중 한 입력/출력 버퍼에 각각 관련된 8개의 라인(WCLK)상에 신호를 발생시킬때 하이 논리 레벨로 조합 논리 회로(44)에 의해 셋트되는데, 라인(WCLK)상의 하이 논리 레벨은 이에 관련된 입력/출력 버퍼(24)가 어레이(2)내의 선택된 메모리 위치에 라인(27)들중 한 라인상의 값을 기입시키게 한다. 로우 논리 레벨로 되는 조합 논리 회로(44)로부터의 라인(SELMSK)은 멀티플렉서(60)이 전원(Vdd)을 이것의 출력에 제공하게 하므로, 모든 입력/출력 버퍼(24)가 기입 마스크 레지스터(54)의 내용에 관계없이 기입 동작을 수행한다는 것을 의미하게 된다. 멀티플렉서(60)은 입력에서 조합 논리 회로(44)로부터의 입력 클럭 신호(W') 및 기입 엔에이블 신호(WEN)를 수신하는 AND 게이트(59)의 출력에 의해 제어되기 한다. AND 게이트(59)의 출력은 멀티플렉서(58)로의 선택된 입력의 인가를 라인(WCLK)에 게이트시키므로, 라인(WCLK)상의 엔에이블링 신호들은 사이클중 적당한 때에 입력/출력 버퍼(24)에 인가되어, 이러한 엔에이블링 신호가 해독 사이클중에 전혀 인가되지 않는다.
라인(D0 내지 D7)상의 데이타 입력 신호들은 후술한 바와 같이 CAS_ 및 WE_가 로우 레벨로 될때 RAM 논리 회로(16)에 의해 발생되는 클럭 신호(W')에 응답하여 8비트 래치(42)내에 래치되기도 한다. 래치(42)의 출력은 8-비트 컬러 레지스터(50)의 입력에 접속되고, 데이타 멀티플렉서(26)의 제1입력에 접속되며, 멀티플렉서(58)의 제2입력에 접속된다. 컬러 레지스터(50)의 출력은 데이타 멀티플렉서(26)의 다른 입력에 접속된다. 컬러 레지스터(50)은, 조합 논리 회로(44)가 라인(LDCLR)상에 하이 논리 레벨을 발생시킬 때, 래치(42)의 출력으로 로드되는데, 이것은 컬러 레지스터가 데이타 소오스로서 선택되는 후속 기입 사이클중에 8개의 입력/출력 버퍼(24)에 제공될 선정돤 데이타 패턴을 기억시키기 위해서이다. 제1도 및 제2도로부터 명백해지는 바와 같이, 데이타 멀티플렉서(26)은 컬러 레지스터(50)의 내용 또는 라인(27)을 통해 입력/출력 버퍼(24)에 제공하기 위한 래치(42)의 출력을, 특수 기능 논리 회로(30)내의 조합 논리 회로(44)로부터의 제어 신호(WTCLR)에 응답하여 선택하도록 동작할 수 있는데, 라인(WTCLR)상의 하이 논리 레벨은 컬러 레지스터(50)의 내용이 라인(26)에 인가되게 한다. 상술한 바와 같이, 출력 구동 회로(31)은 라인(27)의 값을 해독 사이클중에 라인(D0 내지 D7)에 제공한다.
래치(42)의 출력은 상술한 바와 같이 기입 마스크 레지스터(58)을 로딩시키기 위한 선택적 방법을 제공하기 위해 멀티플렉서(54)의 제2입력에 제공되기도 한다. 보다 상세하게 후술한 바와 같이, 조합 논리 회로(44)는, 사용자가 기입 마스크 레지스터(54)를 로드시키기 위해 2개의 동작 모우드중 한 모우드를 선택하는 것에 응답하여, 라인(LDMSK)상에 하이 논리 신호를 발생시키게 된다[RAS_에 의해 래치된 라인(D0 내지 D7)의 값을 기억하는] 래치(40)의 내용, 또는 [WE_에 의해 래치된 라인(D0 내지 D7)의 값을 기억하는] 래치(42)의 내용이 요구되는 지의 여부에 따라서, 조합 논리 회로(44)가 라인(SEL40)에 의한 기입 마스크 레지스터(54)로의 선택된 래치 내용의 인가를 제어하게 되므로, 하이 레벨일때 래치(40)의 출력 및 로우 레벨일때 래치(42)의 출력을 선택한다.
제3a도를 참조하면, 클럭 신호(RAS')의 발생 회로가 도시되어 있다. 제3a도에 도시된 회로는 제1도의 RAM 논리 회로(16)내에 존재한다. 2중-포트 메모리(1)로부터 외부 발생된 행 어드레스 스트로브 신호(RAS_)는 인버터(inverter,11)에 의해 반전되어, 지연단(102)를 통한 요구된 지연 후에, 신호(RAS')를 발생시킨다. 인버터(104)에 의한 부수적인 반전이 후술한 바와 같은 클럭 신호(RAS_)를 발생시킨다. 물론, 신호(RAS' 및 RAS_')에 필요한 지연 및 의도된 부수적인 지연 변형은 다양한 제어 기능을 위해 2중-포트 메모리(1)을 사용하기 위해 본 분야에 숙련된 기술자들에 의해 용이하게 발생된다. 신호(CAS' 및 CAS_')는, 물론, 유사한 방법이나, 본 분야에 숙련된 기술자들에게 널리 알려진 여러가지 방법들 중 소정의 방법에 의해 RAM 논리 회로(16)내에서 발생될 수 있다.
제3b도는 제2도의 회로에 사용된 클럭 신호(W')와 같은, RAM 논리 회로(16)에 의한 클럭 신호(W')의 발생회로를 도시한 것이다. 라인(WE_)은 외부 발생된 기입 엔에이블 신호를 수신하므로, 라인(RAS_')에 접속된 다른 입력을 갖고 있는 NOR 게이트(106)에 의해 게이트된다. 기입 엔에이블 신호(WE_)가 RAS_ 활성 기간동안 발생할 때만 하이 레벨로 되는 NOR 게이트(106)의 출력은 라인(CAS')에 접속된 다른 입력을 갖고 있는 NAND게이트(108) 제1압력에 접속된다. 상술한 바와 같이 라인(CAS')상의 클럭 신호는 열 어드레스 스트로브 신호(CAS_)의 지연 및 반전 변형 신호이다. NAND 게이트(108)의 출력은 NOR 게이트(106)의 출력과 신호(CAS')가 하이 논리 레벨일때, 즉 WE_ 및 CAS_가 발생한 후에 로우 논리 레벨로 된다. 지연단(110)에 의한 요구된 지연 및 인버터(112)에 의한 반전에 의해서, 제2도의 회로에 사용될 클럭신호(W')가 발생된다.
일반적으로 상술한 바와 같이, 조합 논리 회로(44)는 라인(33,35,37 및 39)상에 각각 제공된 바와 같은 래치(32,34,36 및 38)의 기억 상태에 응답하여 여러가지 제어 신호들을 발생시킨다. 이 제어 신호들은 여러가지 모우드의 동작을 실행하기 위해 2중-포트 메모리(1)을 제어한다. 표 1은 몇가지가 상세하게 후술되어 있는 2중-포트 메모리(1)의 여러가지 특수 모우드에 대한 진리표(truth table)이다.
Figure kpo00001
상술한 바와 같이, 제어 신호(WTCLK)는 데이타 멀티플렉서(26)이 입력/출력 버퍼(24)에 제공하기 위해 컬러 레지스터(50)의 내용과 래치(42)의 출력을 선택하게 하도록 조합 논리 회로(44)에 의해 발생된 신호이다. 제어 신호(LDCLR)는 컬러 레지스터(50)이 래치(42)의 내용으로 로드되게 하도록 조합 논리 회로(44)에 의해 발생된 신호이다. 제어 신호(LDMSK)는 기입 마스크 레지스터(54)가 멀티플렉서(58)의 동작을 제어하는 SEL40의 상태에 따라서 래치(42)의 내용 또는 래치(40)의 내용으로 로드되게 하도록 조합 논리 회로(44)에 의해 기입 마스크 레지스터(54)에 발생된 신호이다. 라인(WCLK)에 기입 마스크 레지수터(54)의 내용을 제공하는 것을 조합 논리 회로(44)로 부터의 라인(SELMSK)상의 논리 상태에 따라 엔에이블된다. 따라서, 조합 논리 회로(44)는 제4도를 참조하여 기술한 바와 같이, 이것에 제공된 입력에 응답하여 적합한 제어 신호들을 발생시키기에 필요한 논리 회로로 구성된다.
조합 논리 회로(44)는 상술한 클럭 신호(RAS' 및 W')뿐만 아니라 라인(33,35,37, 및 39)상의 래치(32,34,36, 및 38)의 출력을 각각 수신한다. 조합 논리 회로(44)의 구조와 동작은 표 1에 언급된 각각의 특수 기능을 엔에이블 시키는 것으로서 본 명세서에 기술되어 있다.
상술한 바와 같이, 기입 마스크 레지스터(54)는 래치(40)의 내용 또는 래치(42)의 내용으로부터 로드될 수 있다. 래치(42)가 CAS_ 및 WE_후에 발생하는 클럭 신호(W')에 응답하여 로드되기 때문에, 기입 마스크 레지스터(54)가 상이한 방법으로 로드될 뿐만 아니라, 사이클중의 상이한 시간에도 로드될 수 있어서, 2중-포트 메모리(1) 사용자에게 부여된 융통성을 증가시키게 된다.
제5a도를 참조하면, 래치(40)으로부터 기입 마스크 레지스터를 로딩하는동안, 즉 사이클의 제1부분 동안에 대한 타이밍도가 도시되어 있다. 표 1은 제5a도에 도시한 바와 같이, RAS_가 하이-로우 전이 상태로 되는, 라인(WE_ 및 SF)이 로우 논리 레빌이고, 라인(TR_)이 하이 논리 레벨일때, 기입 마스크 레지스터(54)가 조기 로드되는 것을 나타낸다. 이때, 데이타 라인(D0 내지 D7)상의 값은[클릭 신호(RAS')에 응답하여] 래치(40)내에 로드되고, 라인(SF,TR_, 및 WE_)상의 값은 래치(32,36 및 38)내에 각각 래치된다. 라인(33,37 및 39)상의 래치(32,36 및 38)의 출력은[인버터(114 및 116)에 의해 반전된 라인[33 및 37)인] NAND게이트(118)의 입력에 접속된다. 따라서, 라인(WE_ 및 SF)의 래치된 상태가 로우 레벨이고, TR_의 래치된 상태가 하이 레벨일때, NAND 게이트의 출력은 로우 레벨로 된다. 이것은 NOR 게이트(120)의 한 입력에 논리 로우 레벨을 제공하는데, 이 게이트의 다른 입력은 래치 및 논리 동작을 발생시키도록 지연단(122)를 반전시킴으로써 요구된 만큼 지연된 클럭 신호(RAS')에 제어되는데, 지연된 클럭 신호(RAS')가 로우-하이 전이 상태일때, NOR 게이트(120)의 출력은 하이 논리 레벨로 되어 제2도의 멀티플렉서(58)로의 라인(SEL40)상에 하이 논리 레벨을 발생시켜, 래치(40)의 출력이 선택된다는 것을 나타내게 된다. 라인(SEL40)은 라인(LDMSK)상에 하이 논리 레벨을 발생시키기 위해 OR 게이트(124)의 한 입력에도 접속된다. 라인(LDMSK)은 기입 마스크 레지스터(54)에 접속되고, 로우-하이 전이 상태일때, 기입 마스크 레지스터(54)가 기술한 경우에 래치(40)의 내용인, 멀티플렉서(58)의 출력 값으로 로드된다는 것을 나타낸다. 이 동작에 의해, 기입 마스크 레지스터(54)는 메모리 사이클의 제1부분 중에 로드된다.
라인(TR_,WE_ 및 SF)의 값이 RAS_가 로우 논리 레벨로 될때 각 래치내에 래치된후에, 라인(TR_,WE_ 및 SF)은 기입 마스크 레지스터(54)의 로딩을 위해 돈트 케어(dont't care)로 되어, 다른 논리 레벨로 될 수 있다. 그러나, 기입 마스크 레지스터(54)의 로딩후에, 해독 사이클이나 기입 사이클이[라인(TR_)은 미합중국 특허 제4,636,986호의 메모리내에서와 같이 랜덤 억세스 출력 엔에이블로서 작용한다] 라인(WE_ 및 TR_)상에 나타나는 값에 따라서 2중-포트 메모리(1)에 의해 수행될 수 있다. 제5a도는 기입 마스크 레지스터(54)의 로딩후에 발생하는 기입 사이클의 더욱 가능한 경우를 도시한 것이다[기입 동작을 수행할 때의 사용자의 관심은 기입 마스크 레지스터(54)의 로딩에 의해 입증된다]. 제5a도에 도시된 바와 같이, 행 어드레스값, 즉 RAS_전이 상태일때의 어드레스 라인(A0 내지 A8)의 상태는 기입 마스크 레지스터(54)가 로드되고 있는 동안에 수신되므로, 행 어드레스 디코딩 및 선택은 공지된 RAM 방식으로 RAM 논리회로(16) 및 X 디코더(18)에 의해 발생된다. 열 어드레스값은 제5a도에 도시된 바와 같이 열 어드레스 스토로브 신호(CAS_)에 관련하여 라인(A0 내지 A7)상에 제공된다.
표 1은 CAS_전이 상태시의 라인(SF)의 값이 라인(D0 내지 D7)상에 수신된 데이타 또는 컬러 레지스터(50)의 내용이 어레이(2)에 기입된 데이타인지를 결정한다는 것을 나타낸다. 제2도에 도시된 바와 같이, 래치(34)는 CAS-에 관련하여 지연되고 반전된 신호인 클럭 신호(CAS')에 응답하여 라인(SF)의 값으로 로드된다. 래치(34)의 출력으로부터의 라인(35)는[인버터(125)에 의해 반전된 후] NOR 게이트(126)의 한 입력에 접속된다. AND 게이트(127)은 기입 마스크 레지스터(54)의 로딩시에 상술한 바와 같이 로우 논리 레벨인 NAND 게이트(118)의 출력을 이것의 입력들중 한입력에서 수신하는데, 이것은 NOR 게이트(126)의 다른 입력에 제공되는 AND 게이트(127)의 출력에서 로우 논리 레벨로 되게 한다. 하이 논리 레벨은 CAS 전이 상태시의 라인(SF)의 값이 1인 논리 레벨인 경우에 NOR 게이트(126)의 출력 및 라인(WTCLR)상에 발생될 수 있고, 라인(WTCLR)상의 로우 논리 레벨은 라인(SF)이 CAS_전이 상태시에 0레벨인 경우에 발생된다. 하이 논리 레벨일때 라인(WTCLR)에 응답하여 컬러 레지스터(50)의 내용을 라인(27)에 제공하고, 라인(WTCLR)이 로우 논리 레벨일때 래치(42)의 내용을 라인(27)에 제공하는 데이타 멀티플렉서(26)의 제어 입력에 라인(WTCLR)이 접속된다. 이 방식으로, 조합 논리 회로(44)는 기입 마스크 레지스터(54)가 로드되는 것과 동일한 메모리 사이클중에 기입 동작을 위한 데이타 소오스를 선택하도록 동작할 수 있는데, 이 선택은 CAS_전이 상태시의 라인(SF)의 값에 응답한다.
라인(33,37 및 39)는 AND 게이트(128)의 입력에도 접속되는데, 라인(33)은 그전의 인버터(114)에 의해 반전된다. 따라서, WE_라인의 값이 RAS_전이 상태일때 논리 0이었기 때문에, AND 게이트(128)의 출력은 논리 0으로 된다. AND 게이트(128)의 출력은 인버터(130)을 통해서, 멀티플렉서(160)의 제어 입력에 접속되는 라인(SELMSK)에 접속된다. 기입 마스크 레지스터(54)가 RAS_전이 상태에 응답하여 로드되는 이 사이클동안에서와 같이 라인(SELMSK)상의 하이 논리 레벨을 기입 마스크 레지스터(54)의 내용이 입력/출력 버퍼(24)로의 라인(WCLK)상에 신호를 발생시키도록 선택된다는 것을 나타낸다. 부수적으로, 라인(33,37 및 39)는 반전되지 않은 상태로 AND 게이트(132)의 입력에도 접속되는데, AND 게이트(132)의 출력은 로우 논리 레벨인 라인(33 및 39)로 인해 로우 논리 레벨로도 된다. AND 게이트(132)의 출력은 인버터(134)에 접속되는데, 이것은 제2도내의 AND 게이트(59)의 한 입력에 접속된 라인(WEN)용 신호를 출력에서 발생시킨다. 따라서, AND 게이트(132)의 출력이 로우 논리 레벨이기 때문에, 라인(WEN)은 하이 논리 레벨로 되어, 기입 마스크 레지스터(54)의 내용을, 멀티플렉서(60)을 통해 라인(WCLK)으로 게이트시키도록 클럭 신호(W')를 엔에이블 시키게 된다. 상술한 바와 같이, 라인(WCLK)상의 신호들은 에레이(2)로의 라인(27)상에 데이타를 기입하게 될 입력/출력 버퍼(24)로의 기입 클럭인데, 기입 마스크 레지스터(54)내에 기억된 0레벨에 관련된 이 입력/출력 버퍼들은 기입 동작을 수행하지 않는다. 그러므로, WE_ 및 CAS_가 다른 것이 활성 로우 논리 레벨인 동안 하이-로우 전이 상태로 될 때(즉, RAS_전이 상태에 관련하여 로우 논리 레벨에서 다시 하이 논리 레벨로의 WE_의 전이가 W'클럭 신호를 발생시키지 못할 때), 클럭 신호가 라인(W')상에 발생되는데, 이것은 입력/출력 버퍼(24)의 기입 동작을 실행하기 위해 멀티플렉서(60)의 선택된 입력을 라인(WCLK)에 게이트시키도록 나타나게 된다.
제6도는 마스크된 기입 동작을 레지스터-레벨도로 도시한 것이다. 마스크된 기입 동작전의 메모리 위치의 8비트의 일례는 2n으로 도시되어 있는데, 각각의 8비트는 2중-포트 메모리(1)의 각각의 어레이(2)내에 어드레스된 위치에 대응한다. 이 예에서 기입될 데이타를 내장한 데이타 소오스는 컬러 레지스터(50)인데, 이것의 내용의 예는 제6도에 10101010로 도시되어 있다. 기입 마스크 레지스터(54)의 내용은 4개의 중앙 비트, 즉 8비트 메모리 위치중 제3 내지 제1최소 유효 비트에만 기입되는 것으로서 제6도에 도시되어 있다. 이와는 반대로, 기입 동작은 메모리 위치 2n의 2개의 최대 및 2개의 최소 유효 비트에 관련하여 마스크된다. 컬러 레지스터(50)의 내용이 마스크된 기입 상태로 기입되는 상술한 기입 사이클을 수행하고 있을 때, 어드레스 메모리 위치의 갱신된 내용은 제6도에 2n'로서 도시되어 있다. 중앙 4비트만이 컬러 레지스터(50)의 내용으로 기입되는데, 2개의 최대 및 2개의 최소 유효 비트는 기입 동작전의 상태를 유지한다.
상술한 바와 같이, 2중-포트 메모리(1)은 클럭 신호(W')에 이해 클럭된 래치(42)에 의해 메모리 사이클의 나중 부분중에 기입 마스크 레지스터(54)를 로드시킬 수 있다. 제5b도는 메모리 사이클의 나중 부분중에 기입 마스크 레지스터를 로드시키기 위한 타이밍 사이클을 도시한 것이다. 상술한 바와 같이, 라인(33,37 및 39)는 3개의 신호들중 어떤 신호도 반전되지 않고서 AND 게이트(132)의 입력에 접속되므로, AND 게이트(132)의 출력은 3개의 신호가 모두 하이 논리 레벨일때 하이 논리 레벨로 된다. 이것은 기입 마스크 레지스터(54)의 나중 로딩이 RAS_전이 상태시에 하이 논리 레벨로 되는 라인(SF,WE_ 및 TR_)이 엔에이블되는 표 1에 대응한다. AND 게이트(132)의 출력에서의 하이 논리 레벨은 소정이 기입 클럭 신호들이 라인(WCLK)상에 제공되지 못하게 하는 라인(WEN)상의 로우 논리 레벨을 인버터(134)를 통해서 제공하므로, 어레이(2)로의 기입 동작을 방지하게 된다. AND 게이트(132)출력은 라인(W')이 이것의 다른 입력에 접속된 NAND 게이트(136)의 한 입력에 접속되는데, WE_ 또는 CAS_후(RAS_전이 상태후)까지 NAND 게이트(136)의 출력은 하이 논리 레벨을 유지한다. NOR 게이트(138)은 한입력에서 NAND 게이트(136)의 출력을 수신하고, 다른 입력에서 라인(35)상의 래치(34)의 출력을 수신하는데, 상술한 바와 같이, 래치(34)는 CAS_전이 상태시에 라인(SF)의 값을 기억한다. 표 1은 라인(SF)이 CAS_전이 상태시에 0레벨로 되고, 라인(SF,WE_ 및 TR_)이 RAS_전이 상태시에 모두 하이 논리 레벨일때 기입 마스크 레지스터(54)가 로드된다는 것을 나타낸다. 따라서, 기입 마스크 레지스터(54)를 로드시키기 위해서, 라인(35)는 래치(34)내에 라인(SF)상의 로우 논리 레벨을 래치시키는 클럭 신호(CAS')에 응답하여 로우 논리 레벨로 된다.
기입 마스크 레지스터(54)를 로드시키는 것은 WE_ 또는 CAS_후(RAS_ 전이후)에 완료된다. 제5b도에 도시된 예는 WE_가 CAS_후에 이것의 전이 상태로 되는 것을 나타내는데, 다음 설명은 이 예를 사용하게 된다. 제2도를 다시 참조하면, 래치(42)는 WE_ 및 CAS_가 하이-로우 전이상태로 될때 발생되는(다른 것은 활성화됨 ; 제3b도 참조) 클럭 신호(W')에 따라 라인(D0 내지 D7)상의 값으로 로드된다. 제5b도는 WE_가 로우 논리 레벨로 될때 데이타 라인(D0 내지 D7)상에 마스크로서 기입 마스크 레지스터(54)의 내용을 표시하고 있다. 부수적으로, 클럭 신호(W')는 NAND 게이트의 출력을 로우 논리 레벨로 되게 하므로, NOR 게이트(138)의 출력에서 하이 논리 레벨을 발생시키게 된다. 이것은 멀티플렉서(60)의 출력을 기입 마스크 레지스터(54)에 로드시키는 라인(LDMSK)상의 하이 논리 레벨을 OR 게이트(124)를 통해 발생시킨다. NAND 게이트(118)의 출력이 1레벨로 되기 때문에[라인(39)는 하이 논리 레벨로 됨]. 라인(SEL40)은 NOR 게이트(120)의 동작에 이해 로우 논리 레벨로 된다. 상술한 바와 같이, 라인(SEL40)상의 로우 논리 레벨은 앞에서 발생된 LDMSK 신호에 따라 기입 마스크 레지스터(54)에 제공하기 위한 래치(42)의 내용을 선택하도록 멀티플렉서(60)을 제어하는데, 래치(42)는 이때 로드된 데이타 라인(D0 내지 D7)의 값을 기억하고 있다. 이 방식으로, 조합 논리 회로(44)는 제5b도의 타이밍에 의해 기입 마스크 레지스터(54)의 나중 로드를 실행하는데, 라인(SF)은 CAS_전이 상태시에 로우 논리 레벨이다.
컬러 레지스터(50)은 나중 로드 모우드내에서 기입 마스크 레지스터(54)와 동일한 방식으로 로드되는데, 단지 라인(SF)은 표 1에 나타낸 바와 같이 CAS_전이 상태시에 하이 논리 레벨이다. 이것은 상술한 NAND 게이트(136)의 출력을 수신하고, 인버터(125)에 의한 반전 후에 라인(35)의 신호를 수신하는 NOR 게이트(140)에 의해 실행된다. CAS_전이 상태시의 라인(SF)상의 하이 논리 레벨은 NOR 게이트(140)의 한 입력에서 로우 레벨을 발생시킨다. WE_ 및 CAS_가 하이-로우 전이 상태로 될 때, NAND 게이트(136)의 출력은 상술한 바와 같이 로우 논리 레벨로 되어, NOR 게이트(140)의 출력을 하이 논리 레벨로 구동시킨다. NOR 게이트(140)의 출력은 컬러 레지스터(140)에 접속되고, 하이 논리 레벨일때, 래치(42)의 내용을 컬러 레지스터(140)에 로드시키는 라인(LDCLR)이다. 상술한 바와 같이, 래치(42)는 클릭 신호(W')(즉, 제5b도의 값 CONTENTS)에 응답하여 데이타 라인(D0 내지 D7)의 값으로 로드된다.
컬러 레지스터(50)의 로딩 또는 기입 마스크 레지스터(54)의 나중 로딩을 위해, 2중-포트 메모리(1)의 랜덤 억세스가 억제된다. 제5b도에 도시된 바와 같이, 이것은 라인(A0 내지 A8)상의 어드레스값이 RAS_와 CAS_전이 상태시에 돈트 케어로 되게 한다.
상술한 바와 같이, 다수의 메모리 사이클동안 기입 마스크 레지스터(54)의 내용을 사용할 수 있을 뿐만 아니라, 후속 마스크된 기입 동작을 수행하기 전에 기입 마스크 정보의 재로딩을 필요로 하지 않고서 마스크 되지 않은 기입동작을 수행할 수 있다는 것이 유용하다. 따라서, 표 1은, 소정의 동작 모우드가 기입 마스크 레지스터의 내용을 반복해서 사용할 뿐만 아니라, 기입 마스크 레지스터(54)내의 기입 마스크 정보를 보유하면서, 마스크되지 않은 기입 동작을 수행하기 위해 유용하다는 것을 나타낸다. 특수 가능한 논리 회로(30) 및 조합 논리 회로(44)는 이 기능들을 달성하도록 설계되어 있다.
제5c도는 기입 마스크 정보를 재로딩시키지 않는, 즉 기입 마스크 레지스터(54)의 이전 내용을 사용하는 마스크된 기입 사이클의 동작을 도시한 타이밍도이다. RAS_전이 상태시에, 라인(TR_ 및 SF)은 하이 논리 레벨이고, 라인(WE_)은 로우 논리 레벨이다. 전과 같이, 래치(32,36 및 38)은 조합 논리 회로(44)에 의한 수신을 위해 클럭 신호(RAS') 따라 이 값들을 래치시킨다. 제2도 및 제4도를 참조하면, AND 게이트(128)의 출력이 이조합 논리 회로를 위해 로우 논리 레벨이기 때문에 라인(SELMSK)은 하이 논리 레벨로 되므로, 기입 마스크 레지스터(54)의 내용은 AND 게이트(59)의 출력이 하이 논리 레벨로 될때 라인(WCLK)에 제공되도록 선택된다. RAS_ 전이 상태시의 라인(TR_,SF 및 WE_)의 이 조합이 AND 게이트(132)의 출력을 로우 논리 레벨로 되게 하기 때문에, 라인(WEN)은 하이 레벨로 되어, 로우 논리 레벨로 되는 WE_ 및 CAS_가 멀티플렉서(60)의 출력, 즉 기입 마스크 레지스터(54)의 내용은 라인(WCLK)에 제공하게 한다.
그러나, RAS_ 전이 상태시의 라인(TR_,SF 및 WE_)의 상술한 조합에 있어서, 이 사이클중에 인가된 기입 마스크 레지스터(54)의 내용은 이것의 이전 상태로부터 변화되지 않게 된다. 기입 마스크 레지스터(54)의 재로딩은 조합 논리 회로(44)에 의해 배제되는데, 그 이유는 AND 게이트(132)의 로우 논리 레벨 출력이 NAND 게이트(136)의 출력을 하이 논리 레벨로 되게 하고, NOR 게이트(138)의 출력을 로우 논리 레벨로 되게 하기 때문이다. NAND 게이트(118)의 출력이 제5c도에 도시된 RAS_ 전이 상태시의 라인(TR_,SF 및 WE_)의 상기 조합을 위해 하이 논리 레벨로 되기 때문에, NOR 게이트(120)의 출력은 로우 논리 레벨로 된다. 그러므로, OR 게이트(124)로의 2개의 입력은 로우 레벨로 되므로, 로우 레벨을 가하여 기입 마스크 레지스터(54)에 재로드되지 못하게 한다. 그러므로, 기입 마스크 레지스터(54)의 이전 내용들은 보유되어, 상술한 라인(SELMSK)에 의해 선택된 것과 같이 기입 사이클중에 사용된다.
CAS_ 전이 상태시의 라인(SF)의 상태에 따라서, 마스크된 기입 동작을 위해 라인(27)에 제공된 데이터는 컬러 레지스터(50)의 내용 또는 클럭 신호(W')에 따라 래치(42)에 의해 래치된 데이타 라인(D0 내지 D7)의 값으로 될 수 있다. 제4도에 도시된 조합 논리 회로(44)은 라인(33,37 및 39)에 접속된 3개의 입력을 갖고 있는 AND 게이트(142)에 의해, 표 1의 진리표에 따라서 이 선택을 실행하는데, 라인(39)는 인버터(116)에 의해 반전된다. 그러므로, AND 게이트(142)의 출력은 하이 논리 레벨인 라인(TR 및 SF) 및 로우 논리 레벨인 라인(WE_)의 RAS_ 전이 상태시의 조합에 응답하여 하이 논리 레벨인 출력을 갖게 된다. AND 게이트(142)의 출력은 OR 게이트(144)의 제1출력에 접속되어, 하이 논리 레베일때 OR 게이트(144)의 출력을 하이 레벨로 구동시키게 된다. OR 게이트(144)의 출력은, 다른 입력이 상술한 클럭 신호(W')에 접속되고, 출력이 AND 게이트(127)의 입력에 접속된 NAND 게이트(146)의 제1입력에 접속된다. 그러므로, NAND 게이트(146)은 AND 게이트(142)의 출력이 클럭 신호(W')의 로우-하이 전이 상태시에 하이 논리 레벨로 될때 이것의 출력을 로우 레벨로 구동시킨다.
NAND 게이트(146) 출력의 로우 논리 레벨은 상술한 바와 같이 NOR 게이트(126)의 입력에 로우 논리 레벨을 제공하는 AND 게이트(127)의 출력에 로우 논리 레벨을 제공한다. 이와 유사하게, 제5a도의 사이클에 대해 상술한 바와 같이, 라인(WTCLR)은 CAS_ 전이 상태시에 라인(SF)의 값을 기억하는 래치(34)로부터의 라인(35)의 동작에 의해 하이 및 로우 논리 레벨로 구동되므로, 입력/출력 버퍼(24)로의 라인(17)에 제공하기 위한 컬러 레지스터(50)의 내용을 선택하거나, 데이타 라인(D0 내지 D7)의 값을 선택하기 위해 데이타 멀티플렉서(26)을 제어한다. 제5c도는 이러한 입력 데이타가 요구된 데이타 소오스인 경우에 유효 데이타(DATA)를 제공하도록 데이타 라인(D0 내지 D7)에 필요한 타이밍을 도시한 것이다. 상술한 바와 같이, 래치(42)는 클럭 신호(W')에 따라 입력 데이타를 래치시키는데, 래치(42)의 출력은 사용자에 의해 요구될 경우에 데이타 멀티플렉서(26)의 한 입력에 제공된다.
기입 마스크 레지스터(54)의 내용은 기입 동작의 경우에 무시될 수 있고, 특수 기능 논리 회로 및 조합 논리 회로(44)에 의해 실행된 특수 사이클에 의해 후속 마스크 기입 동작의 경우에 보유될 수 있다. 이러한 사이클의 일례의 타이밍은 제5d도에 도시되어 있다. 표 1내에 도시된 바와 같은 RAS_ 전이 상태시에, 라인(TR_ 및 WE_)은 하이 논리 레벨이고, 라인(SF)은 로우 논리 레벨인데, 전과 같이, 이 값들은 클럭 신호(RAS')에 의해 래치(36,38 및 32)내에 각각 래치된다. 라인(37,39 및 33)[라인(33)은 인버터(114)에 의해 반전됨]상에 제공된 이 조합은 AND 게이트의 출력이 1논리 레벨로 되게 하여, 기입 마스크 레지스터(54)의 내용을 무시한 채 멀티플렉서(60)이 적당한 때에 라인(WCLK)에 제공하기 위한 V를 선택하도록 라인(SELMSK)상에 로우 논리 레벨을 배치시킨다. RAS_ 전이 상태시의 로우 상태인 라인(SF)에 대응하는 래치(32)의 내용이 로우 레벨이기 때문에, AND 게이트의 출력도 로우 레벨로 되어 라인(WEN)상에 하이 논리 레벨을 배치시키므로, 클럭 신호(W')는 로우 논리 레벨인 라인(SELMSK)으로 인해 모든 라인(WCLK)상에 하이 논리 레벨을 발생시키도록 멀티플렉서(60)을 통과하게 된다. 이전 기입 사이클동안과 같이, 제5d도는 라인(WE_)이 CAS_ 전이 상태후에 기입 신호(W')를 통해 기입 동작을 실행하기 위해 로우 논리 레벨로 구동된다는 것을 나타낸다.
제5b도의 경우와 유사하게, 기입 마스크 레지스터(54)의 로딩은 배제되는데, 그 이유는 RAS_ 전이 상태시에 라인(SF)이 로우 논리 레벨로 되고 라인(TR_ 및 WE_)의 조합이 하이 논리 레벨로 되게하기 위해, AND 게이트(132)의 출력이 로우 논리 레벨로 되고, NAND 게이트(118)의 출력이 하이 논리 레벨로 되기 때문이다. 기입 마스크 레지스터(54)내에 새로운 값이 전혀 로드되지 않기 때문에[라인(LDMSK)은 로우 논리 상태를 유지한다]. 기억된 이전 값은 보유된다. 따라서, 제5c도에 도시된 것과 같은 후속 사이클은 기입 마스크 정보를 재로드시킬 필요없이 기입 마스크 레지스터(54)내에 보유된 기입 마스크 정보를 사용하여 마스크 기입 동작을 발생시키게 된다.
제5c도에 관련하여 상술한 바와 같이, CAS_ 전이 상태시의 라인(SF)의 상태는 제5d도의 기입 사이클이 데이타 소오스[1인 라인(SF)]로서 컬러 레지스터(50)을 사용하거나, 데이타 소오스로서 데이타 라인(D0 내지 D7)(제5d도의 DATA)의 값을 사용하는지를 제어하게 된다. AND 게이트(128)의 출력이 OR 게이트(144)의 제2입력에 접속되기 때문에 조합 논리 회로(44)는 선택을 실행하므로, 제5c도의 사이클에 관련하여 상술한 AND 게이트(142)의 출력과 동일한 NOR 게이트(126)에 의한 WTCLR의 발생 효과를 갖게 된다.
제1도에 도시된 2중-포트 메모리(1)과 같은 2중-포트 메모리를 비디오 시스템에 사용할때, 때때로 다수의 연속 메모리 위치들이 동일한 데이타로 기입될 수 있다. 예를들어, 2중-포트 메모리(1)이 그래픽 영상의 비트-맵 표시를 포함하는 경우에, 넓은 디스플레이 영상 영역이 소정의 컬러로 충전될 수 있다. 따라서, 단일 사이클동안 이중-포트 메모리내의 다수의 위치를 동일한 데이타를 기입하는 것이 유용하게 된다.
제7도를 참조하면, 단일 사이클동안 인접열을 어드레싱하는 특징(이하, 블럭 기입특징이라 칭함)을 수행하기 위한 회로를 포함하는 Y 디코더(20)의 블럭도가 도시되어 있다. 2중-포트 메모리(1)의 동작이 제7도에 관련하여 후술된 특징에 의해 증강될 수 있지만, 상술한 2중-포트 메모리는 블럭 기입 특징 없이도 동작할 수 있다. 제7도는 2중-포트 메모리(1)내의 단일 어레이(2)용 Y 디코더(20)을 도시한 것인데, 물론 제7도에 도시된 회로는 제1도에 도시된 각각의 어레이(2)와 관련된다. 상술한 바와 같이, Y 디코더(20)은 어드레스 라인(D0 내지 D7)상에 수신된 열 어드레스의 래치된 값을 수신하는데, 이 래치된 열 어드레스 라인들은 제7도에 라인(AY0 내지 AY7)로 도시되어 있다. 물론, 단지 256개의 열만이 각각의 어레이(2)내에 존재하기 때문에, CAS_ 신호에 의해 래치된 어드레스 라인(A8)의 값은 열 디코딩 동작시에는 사용되지 않는다. 프리-디코더(200)은 라인(AY2 내지 AY7)을 수신하여, 이 6개 비트를 64개 출력 라인으로 디코드되는데, 이 라인들중 한 라인은 하이 논리 레벨로 됨으로써 엔에이블될 수 있다. 그러므로, 각각의 출력 라인(202)는 관련 어레이(2)내의 4개 열 그룹의 선택을 나타낸다.
4개 열의 각 그룹에는 열선택 회로(204)가 관련되는데, 간단화하기 위해 제7도에는 한개의 열선택 회로(204)만이 도시되어 있다. 프리-디코더(200)으로부터의 관련 출력 라인(202)는 각 열선택 회로(204)내에 내장되어 있는 AND 게이트(206)의 한 입력 및 AND 게이트(208)의 한 입력에 접속된다. 특수 기능 논리 회로(30)으로부터의 라인(WTCLR)은 AND 게이트(206)의 제2입력에 접속되는데, 인버터(207)에 의해 반전된 라인(WTCLR)은 AND 게이트(208)의 제2입력에 접속된다. 상술한 바와 같이, 라인(WTCLR)은 컬러 레지스터(50)의 내용이 어레이(2)내에 기입될때 발생되는데, 각각의 어레이(2)내의 다수의 열을 어드레싱하기 위한, 본 명세서에 기술된 특징은 동일 신호에 의해 엔에이블된다. 또한, 열선택 회로(204)내에는, 랜덤 억세스 모우드시에 어드레스될 어드레스(2)내의 열을 선택할때 라인(AY0 및 AY1)상의 최소 유효 열 어드레스 비트 실제 디코딩을 수행하는 1-4디코더(210)이 포함된다. 1-4디코더(210)은 라인(AY0 내지 AY1)의 값에 따라서 4개의 라인(214n 내지 214n+3)을 구동시킨다. 패스(pass) 트랜지스터(212내지 212)은 이것의 대응 트랜지스터(220내지 220)의 게이트에 이것의 대응 라인(214내지 214)을 접속시킨다. 각각의 패스 트랜지스터(212내지 212)의 게이트들은 AND 게이트(208)의 출력에 의해 제어된다. 따라서, 블럭 기입 특징이 선택될 경우, 즉 라인(WTCLR)이 하이 논리 레벨인 경우, 1-4디코더(210)의 결과는, 대응 출력 라인(202)가 이에 관련된 4개 열의 그룹을 선택하고 있더라도 무시된다.
또한, 열선택 회로(204)는 라인(43,43,43및 43)으로서 제7도에 도시된 래치(42)의 내용중 짝수(even) 비트를 수신한다. 상술한 바와 같이, 래치(42)는 각 사이클중에 라인(WE_)상의 기입 엔에이블 신호 또는 라인(CAS_)상의 열 어드레스 신호시에 수신된 데이타 입력라인(DO 내지 D7)의 값을 기억한다. 각각의 라인(43,43,43및 43)은 AND 게이트(206)의 출력에 접속된 게이트를 갖고 있고, 이것의 대응 트랜지스터 (220내지 220)의 게이트에도 접속되는 패스 트랜지스터(236내지 216)에 접속된다.
트랜지스터(220내지 220)은 본 분야에 공지된 방식으로 선택된 열에 대한 기입 동작을 달성하기 위해서 이것의 열에 관련된 감지 중폭기(4)에, 어레이(2)에 관련된 입력/출력 버퍼(24)를 접속시킨다. .라인(WTCLR)이 엔에이블 되지 않는 정상 동작 모우드에 있어서, AND 게이트(206)의 출력은 로우 논리 레벨로 되어, 라인(43,43,43. 및 43.)이 트랜지스터(220내지 220)의 상태에 영향을 끼치지 않게 된다. 동시에, 프리-디코더(200)에 의해 선택된 4개 열의 그룹용 AND 게이트(208)의 출력은 하이 논리 레벨로 되어, 1-4디코더(210)외 결과가 선택된 열용 감지 중폭기(4)와의 관련 입력/출력 버퍼(24)외 접속을 제어하게 된다.
블럭 기입 특징이 조합 논리 회로(44)에 의한 라인(WTCLR)의 엔에이블링을 위해 표 1에 나타낸 바와 같은 라인(WE_,SF 및 TR_)의 상태에 의해 선택되면, AND 게이트(206)의 출력은 라인(AY2 내지 AY7) 에 응답하여 프리-디코더(200)에 의해 선택되는 4개 열의 그룹을 위해 하이 논리 레벨로 된다. 이 경우에, 라인(43,43,43, 및 43)의 상태는 트랜지스터(22내지 220)중 어느 트랜지스터가 도통하게 될지를 결정하여, 관련 그룹내의 모든 4개까지의 열을 이것의 입력/출력 버퍼(24)래 접속시키게 된다. 이때, 어레이(2)에 대응하는 컬러 레지스터(50) 비트외 내용은 래치(42)로부터, 라인(43,43,43, 및 43.)의 상태에 의해 선택된 열내에 기입된다.
제8도를 참조하면, 블럭 기입 특징의 동작을 도시한 타이밍도가 도시되어 있다. 상기 표 1로부터 입증된 바와 같이, 컬러 레지스터(50)의 내용은 열 어드레스 신호(CAS_)가 활성화될때 라인(SF)이 하이 논리 레벨로 되는 것에 관련하여 라인(WE_) 또는 라인(SF)이 로우 논리 레벨로 됨에 따라 RAS_ 활성화시에 라인(TR_)이 하이 논리 레벨일때 기입 사이클중에 기입된다. 표 1 및 제8도에 따르면, 컬러 레지스터의 기입 동작(및 이 실시예내에서, 블럭 기입 특징)은 행 스트로브 신호(RAS_)가 로우 논리 레벨일때 활성화 되고, 라인(TR_)이 하이 논리 레벨이며, (WE_ 및 SF)의 논리 AND가 로우 논리 레벨일때 필요한데, 열 어드레스 스트로브 신호(CAS_)가 활성화될때, 라인(SF)은 하이 논리 상태로 되어야 한다. 그러므로, 엔에이블된 블럭 기입 모우드에 있어서, CAS_ 또는 WE_가 활성화될때 라인(D0 내지 D7)[즉, 라인(D0,D2,D4 및 D6)]상의 데이타 입력 신호의 짝수 비트의 값은 대응 어레이(2)에 대한 컬러 레지스터(50)의 값으로 기입될 4개의 그룹으로 열을 지정한다. 상술한 바와 같이, 이러한 모든 4개의 열들은 이 모우드내에서 어드레스 가능하게 될 수 있으므로, 각각의 8개의 어레이(2)내의 4개의 열이 단일 사이클중에 기입될 수 있다는 특징을 제공하게 된다.
다시 표 1을 참조하면, RAS_가 활성화될때 라인(SF)과 라인(WE_)이 로우 레벨인 경우에, 마스크 기입 동작은 블럭 기입 특징과 함께 엔에이블될 수 있다. 이 방식으로, 컬러 레지스터(50)의 내용은 단지 선택된 어레이로의(4개열의 그룹내의) 다수의 열에 기입될 수 있다. 제9도를 참조하면, 2개의 열(COL및 COL)에 관련된 각각의 어레이(2)내의 메모리 위치 내용을 변형시킬때의 컬러 레지스터(50) 및 기입 마스크 레지스터(54) 응용의 레지스터 레벨도가 도시되어 있다. 상술한 바와 같이, CAS_가 제8도의 타이밍으로 활성화된 후에 기입 엔에이블 라인(WE_)이 활성화될때, 데이타 라인(D0 및 D2)가 1논리 레벨로 되고, 데이타 라인(D4 및 D6)이 0논리 레벨로 되는 경우에, 열(n 및 n+1)이 선택된다. 제6도의 예내에서와 같이, 제3 내지 제6최소 유효 비트만이 컬러 레지스터(50)의 내용을 기입되지만, 상술한 블럭 기입 특징에 있어서, 이 마스크 기입 동작은 선택된 열 COLn 및 COLn+1내에서 동시에 실행된다.
본 발명은 양호한 실시예에 관련하여 본 명세서에 상세하게 기술되었지만, 이 설명은 단지 예시적인 것이고, 제한적은 아니다. 또한, 본 분야에 숙련된 기술자들은 본 명세서를 참조하여 본 발명의 실시예를 여러가지 형태로 변경시킬 수 있다. 이러한 변경 및 부수적인 실시예는 본 발명의 범위내에 있는 것으로 생각된다.

Claims (17)

  1. 정상 기입 모우드 및 블럭 기입 모우드를 갖고 있는 메모리 장치에 있어서, 해독-기입 메모리 셀의 어레이 ; 정상 기입 모우드 또는 상기 블럭 기입 모우드를 나타내는 모우드 선택 신호를 수신하기 위한 모우드 선택 수단 ; 상기 어레이 내의 메모리 셀의 그룹을 지정하는, 상기 메모리 어드레스 신호 내의 선택된 비트를 디코딩시키기 위한 제1디코드단, 상기 메모리 셀의 각각의 그룹에 관련되고, 상기 메모리 어드레스 신호의 나머지 비트에 대응하는 그룹 내의 메모리 셀을 선택하도록 상기 메모리 어드레스 신호의 나머지 비트를 디코딩하기 위한 제2디코드단 및 상기 정상 기입 모우드를 나타내는 모우드 선택 신호에 응답하여 제2디코드단에 의해 지정된 메모리 셀을 선택하고 상기 블럭 기입 모우드를 나타내는 모우드 선택 신호에 응답하는 그룹 내의 선정된 다수의 메모리 셀을 선택하기 위해, 메모리 셀의 각각의 그룹에 관련되고, 메모리 셀의 그룹에 관련된 제2디코드단에 접속되며, 메모리 셀의 관련 그룹을 지정하는 제1디코드단의 출력에 의해 각각 엔에이블된 다수의 선택 수단을 포함하는, 메모리 어드레스 신호를 디코딩시키기 위한 어드레스 디코더 ; 및 상기 지정된 그룹의 선택된 메모리 셀에 입력 데이타를 수신하여 기입하기 위한 데이타 입력 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 블럭 기입 모우드 내에서 상기 데이타 입력 장치에 의해 기입될 상기 메모리 어드레스 신호 내의 상기 선택된 비트에 의해 지정된 그룹 내의 선정된 다수의 메모리 셀들을 지정하는 셀 어드레스 신호를 수신하기 위한 교호 셀 어드레스 입력 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서, 상기 데이타 입력 수단이 입력 데이타를 수신하기 위한 데이타 입력 터미널, 상기 데이타 입력 터미널에 의해 수신된 입력 데이타를 기억하기 위한 레지스터 및 상기 어드레스 디코더에 의해 선택된 상기 메모리 셀 그룹내의 선택된 메모리 셀에 상기 레지스터의 내용을 기입하기 위해 어레이에 접속된 버퍼 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제3항에 있어서, 상기 데이타 입력 터미널이 상기 블럭 기입 모우드 내에서 데이타 입력 수단에 의해 기입될 상기 메모리 어드레스 신호 내의 상기 선택된 비트에 의해 지정된 그룹 내의 선정된 다수의 메모리 셀을 지정하는 셀 어드레스 신호를 수신하기 위한 터미널인 것을 특징으로 하는 메모리 장치.
  5. 제4항에 있어서, 상기 데이타 입력 수단이 상기 정상 기입 모우드 내의 상기 지정된 그룹 내의 선택된 메모리 셀에, 상기 데이타 입력 터미널에 의해 수신된 입력 데이타를 기입하되 ; 상기 데이타 입력 수단이 상기 블럭 기입 모우드 내에서 지정된 그룹 내의 선택된 다수의 메모리 셀에 상기 레지스터의 내용을 기입하는 것을 특징으로 하는 메모리 장치.
  6. 정상 기입 모우드 및 블럭 기입 모우드를 갖고 있는 메모리 장치에 있어서, 행 및 열로 배열된 해독/기입 메모리 셀의 어레이 ; 상기 정상 및 기입 모우드 및 상기 블럭 기입 모우드를 나타내는 모우드 선택 신호를 수신하기 위한 모우드 선택 수단 ; 행 어드레스신호에 응답하여 상기 어레이내의 메모리 셀의 행을 선택하기 위한 행 어드레스 디코더 ; 상기 어레이 내의 메모리 셀의 열의 그룹을 지정하는 열 어드레스 신호 내의 선택된 비트를 디코딩하기 위한 제1열 디코드단, 상기 열의 각각의 그룹에 관련되고, 상기 열 어드레스 신호의 상기 나머지 비트에 대응하는 상기 그룹 내의 열 선택하기 위해 상기 열 어드레스 신호의 나머지 비트를 디코딩하기 위한 제2열 디코드단 및 상기 열의 각각의 그룹에 관련되고 상기 열의 그룹에 관련된 제2열 디코드단에 접속되며, 상기 정상 기입 모우드를 나타내는 상기 모우드 선택 신호에 응답하여 상기 제2디코드단에 의해 지정된 열을 선택하고, 상기 블럭 기입 모우드를 나타내는 상기 모우드 선택 신호에 응답하여 상기 그룹내의 선정된 다수의 열을 선택하기 위해, 열의 관련 그룹을 지정하는 상기 제1열 디코드단의 출력에 의해 각각 엔에이블되는 다수의 선택 수단을 포함하는 열 어드레스 신호를 디코딩하기 위한 열 어드레스 디코더 ; 및 상기 선택된 행내의 선택된 열 또는 열들 내에 있는 선택된 메모리 셀에 상기 입력 데이타를 수신하여 기입하기 위한 데이타 입력 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서, 상기 블럭 기입 모우드 내에서 상기 데이타 입력 수단에 의해 기입될 상기 열 어드레스 신호 내의 상기 선택된 비트에 의해 지정된 그룹 내의 선정된 다수의 열을 지정하는 교호 열 어드레스 신호를 수신하기 위한 교호 열 어드레스 입력 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  8. 제6항에 있어서, 데이타 입력 수단이 입력 데이타를 수신하기 위한 데이타 입력 터미널, 상기 데이타 입력 터미널에 의해 수신된 입력 데이타를 기억시키기 위한 레지스터 및 선택된 메모리 셀에 상기 레지스터의 내용을 기입하기 위해 어레이에 접속된 버퍼 수단을 포함하는 것을 특징으로 하는 메모리 장치.
  9. 제8항에 있어서, 상기 데이타 입력 터미널이 상기 블럭 기입 모우드 내에서 데이타 입력 수단에 의해 기입될 열 어드레스 신호 내의 상기 선택된 비트에 의해 지정된 그룹 내의 선정된 다수의 열을 지정하기 위한 교호 열 어드레스 신호를 수신하는 터미널인 것을 특징으로 하는 메모리 장치.
  10. 제9항에 있어서, 상기 데이타 입력 수단이 상기 정상 기입 모우드 내에서 선택된 메모리 셀에, 데이타 입력 터미널에 의해 수신된 입력 데이타를 기입하되, 상기 데이타 입력 수단이 상기 블럭 기입 모우드 내에서 선택된 메모리 셀에 상기 레지스터의 내용을 기입하는 것을 특징으로 하는 메모리 장치.
  11. 행 및 열로 각각 배열된 해독/기입 메모리 셀의 다수의 어레이 ; 상기 메모리 셀의 어레이들중 한 어레이에 각각 관련된 다수의 데이타 입력 터미널 ; 블럭 기입 모두으 내에서 정상 기입 모우드를 나타내는 모우드 선택 신호를 수신하기 위한 모우드 선택 수단 ; 행 어드레스 신호에 응답하여 각 어레이 내의 메모리 셀의 행을 선택하기 위한 행 어드레스 디코더 ; 각 어레이 내의 메모리 셀의 열 그룹을 지정하는 열 어드레스 신호 내의 선택된 비트를 디코딩하기 위한 제1열 디코드단, 상기 열의 각각의 그룹에 관련되고, 상기 열 에드레스 신호의 나머지 비트에 대응하는 상기 그룹내의 열을 선택하기 위해 열 어드레스 신호의 나머지 비트를 디코딩하기 위해 제2열 디코드단 및 상기 열의 각각의 그룹에 관련되고, 열의 그룹에 관련된 상기 제2열 디코드단에 접속되며, 상기 정상 기입 모우드를 나타내는 모우드 선택 신호에 응답하여 상기 제2디코드단에 의해 지정된 열을 선택하고, 상기 블럭 기입 모우드를 나타내는 모우드 선택 신호에 응답하여 상기 그룹내의 선정된 다수의 열을 선택하기 위해, 열의 관련 그룹을 지정하는 상기 제1열 디코드단의 출력에 의해 각각 엔에이블되는 다수의 선택 수단을 포함하는, 열 어드레스 신호를 디코딩하기 위한 열 어드레스 디코더 ; 및 선택된 행 내의 선택된 열 또는 열들 내에 있는 선택된 메모리 셀에, 상기 데이타 입력 터미널에 의해 수신된 입력 데이타를 기입하기 위해 상기 데이타 입력 터미널에 접속된 기입 수단을 포함하여, 각 어레이 내의 선택된 메모리 셀이 어레이에 관련된 데이타 입력 단자에 의해 수신된 입력 데이타로 기입되는 것을 특징으로 하는 메모리 장치.
  12. 제11항에 있어서, 상기 데이타 입력 터미널에 의해 수신된 데이타를 기억시키기 위해 상기 데이타 입력 터미널에 접속된 입력 데이타 레지스터를 포함하되 ; 상기 데이타 입력 터미널이 상기 블럭 기입 모우드 내에서 상기 기입 수단에 의해 기입될 상기 열 어드레스 신호내의 상기 선택된 비트에 의해 지정된 그룹내의 선정된 다수의 열을 지정하는 교호 열 어드레스 신호를 수신하기 위한 터미널인 것을 특징으로 하는 메모리 장치.
  13. 제12항에 있어서, 상기 기입 수단이 상기 정상 기입 모우드 내에서 선택된 메모리 셀에, 상기 데이타 입력 터미널에 의해 수신된 데이타를 기입하되, 상기 기입 수단이 상기 블럭 기입 모우드 내에서 선택된 메모리 셀에 상기 입력 데이타 레지스터의 내용을 기입하는 것을 특징으로 하는 메모리 장치.
  14. 제11항에 있어서, 기입 마스크 코드를 기억시키기 위한 마스크 코드 레지스터를 포함하되 ; 상기 기입 수단이 상기 마스크 코드 레지스터에 접속되고, 기입 마스크 코드에 의해 결정된 상기 어레이들중 선택된 어레이 내의 메모리 셀에 데이타를 기입하지 못하게 하는 것을 특징으로 하는 메모리 장치.
  15. 제14항에 있어서, 상기 모우드 선택 수단이 상기 기입 마스크 코드에 응답하여 상기 기입 수단이 상기 어레이들중 선택된 어레이의 기입을 억제할지의 여부르 나타내는 마스크 선택 신호를 수신하기 위한 수단인 것을 특징으로 하는 메모리 장치.
  16. 제15항에 있어서, 제1제어 터미널 ; 클럭 신호를 수신하기 위한 클럭 터미널을 포함하되 ; 상기 모우드 선택 수단이 상기 제1제어 터미널에 접속된 데이타 입력을 갖고 있고, 상기 클럭 터미널에 응답하도록 결합된 클럭 입력을 갖고 있으며,상기 모우드 선택 신호를 출력하는 제1특수 기능 래치 및 상기 제1특수 기능 래치의 내용에 응답하여 상기 선택 수단을 제어하기 위해 상기 제1특수 기능 래치의 출력 및 다수의 상기 선택 수단에 접속된 제어 논리 회로를 포함하는 것을 특징으로 하는 메모리 장치.
  17. 제16항에 있어서, 제2제어 터미널을 포함하되 ; 상기 모우드 선택 수단이 상기 제2제어 터미널에 접속된 데이타 입력을 갖고 있고, 상기 클럭 터미널에 응답하도록 결합된 클럭 입력을 갖고 있으며 출력이 마스크 선택 신호인 제2특수 기능 래치를 포함하며, 상기 제어 논리 회로가 상기 기입 마스크 코드가 상기 제2특수 기능 래치의 내용에 응답하여 데이타의 기입을 선택적으로 억제할지의 여부를 제어하기 위해 상기 기입 수단에 접속되는 것을 특징으로 하는 메모리 장치.
KR1019880009924A 1987-08-05 1988-08-04 다중 열 선택모우드를 갖고 있는 해독/기입 메모리 KR970005392B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US081,948 1987-08-05
US07/081,948 US4807189A (en) 1987-08-05 1987-08-05 Read/write memory having a multiple column select mode

Publications (2)

Publication Number Publication Date
KR890004319A KR890004319A (ko) 1989-04-21
KR970005392B1 true KR970005392B1 (ko) 1997-04-15

Family

ID=22167426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009924A KR970005392B1 (ko) 1987-08-05 1988-08-04 다중 열 선택모우드를 갖고 있는 해독/기입 메모리

Country Status (3)

Country Link
US (1) US4807189A (ko)
JP (2) JPH061450B2 (ko)
KR (1) KR970005392B1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916603A (en) * 1985-03-18 1990-04-10 Wang Labortatories, Inc. Distributed reference and change table for a virtual memory system
US4935901A (en) * 1987-02-23 1990-06-19 Hitachi, Ltd. Semiconductor memory with divided bit load and data bus lines
US5172335A (en) * 1987-02-23 1992-12-15 Hitachi, Ltd. Semiconductor memory with divided bit load and data bus lines
JPH0760594B2 (ja) * 1987-06-25 1995-06-28 富士通株式会社 半導体記憶装置
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
US6112287A (en) * 1993-03-01 2000-08-29 Busless Computers Sarl Shared memory multiprocessor system using a set of serial links as processors-memory switch
US5155834A (en) * 1988-03-18 1992-10-13 Wang Laboratories, Inc. Reference and change table storage system for virtual memory data processing system having a plurality of processors accessing common memory
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
US5023838A (en) * 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
EP0385389B1 (en) * 1989-02-27 1995-06-28 Nec Corporation Semiconductor integrated circuit memory enabling memory write masking
US5138705A (en) * 1989-06-26 1992-08-11 International Business Machines Corporation Chip organization for an extendable memory structure providing busless internal page transfers
US5233690A (en) * 1989-07-28 1993-08-03 Texas Instruments Incorporated Video graphics display memory swizzle logic and expansion circuit and method
US5269001A (en) * 1989-07-28 1993-12-07 Texas Instruments Incorporated Video graphics display memory swizzle logic circuit and method
EP0410777B1 (en) * 1989-07-28 1996-11-06 Texas Instruments Incorporated Video graphics display memory swizzle logic circuit and method
JPH07109703B2 (ja) * 1989-11-15 1995-11-22 株式会社東芝 半導体メモリ装置
US5287470A (en) * 1989-12-28 1994-02-15 Texas Instruments Incorporated Apparatus and method for coupling a multi-lead output bus to interleaved memories, which are addressable in normal and block-write modes
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
US6751696B2 (en) * 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5327159A (en) * 1990-06-27 1994-07-05 Texas Instruments Incorporated Packed bus selection of multiple pixel depths in palette devices, systems and methods
US5293468A (en) * 1990-06-27 1994-03-08 Texas Instruments Incorporated Controlled delay devices, systems and methods
US5717697A (en) * 1990-06-27 1998-02-10 Texas Instruments Incorporated Test circuits and methods for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state
US5270687A (en) * 1990-06-27 1993-12-14 Texas Instruments Incorporated Palette devices, computer graphics systems and method with parallel lookup and input signal splitting
US5341470A (en) * 1990-06-27 1994-08-23 Texas Instruments Incorporated Computer graphics systems, palette devices and methods for shift clock pulse insertion during blanking
US5309551A (en) * 1990-06-27 1994-05-03 Texas Instruments Incorporated Devices, systems and methods for palette pass-through mode
US6232955B1 (en) 1990-06-27 2001-05-15 Texas Instruments Incorporated Palette devices, systems and methods for true color mode
EP1293906A3 (en) * 1990-12-25 2004-05-19 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device with a large storage capacity memory and a fast speed memory
JPH06167958A (ja) * 1991-03-28 1994-06-14 Texas Instr Inc <Ti> 記憶装置
JPH04311897A (ja) * 1991-04-11 1992-11-04 Toshiba Corp アドレスデコーダ及び半導体記憶装置
EP0514664A3 (en) * 1991-05-20 1993-05-26 International Business Machines Corporation Dynamic random access memory with a redundancy decoder
US5699087A (en) * 1991-06-24 1997-12-16 Texas Instruments Sequential access memories, systems and methods
JPH0528756A (ja) * 1991-07-24 1993-02-05 Toshiba Corp 半導体記憶装置
KR950000503B1 (ko) * 1992-01-10 1995-01-24 삼성전자 주식회사 블럭라이트 기능을 갖는 반도체 메모리장치
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices
US5398316A (en) * 1993-02-16 1995-03-14 Texas Instruments Incorporated Devices, systems and methods for accessing data using a pixel preferred data organization
US5537563A (en) * 1993-02-16 1996-07-16 Texas Instruments Incorporated Devices, systems and methods for accessing data using a gun preferred data organization
US5533187A (en) * 1993-10-29 1996-07-02 Sun Microsystems, Inc Multiple block mode operations in a frame buffer system designed for windowing operations
EP0677190B1 (en) * 1993-10-29 2003-04-16 Sun Microsystems, Inc. Frame buffer system designed for windowing operations
US5504855A (en) * 1993-10-29 1996-04-02 Sun Microsystems, Inc. Method and apparatus for providing fast multi-color storage in a frame buffer
US5546350A (en) * 1994-04-11 1996-08-13 Mosaid Technologies Incorporated RAM variable size block write
KR0165159B1 (ko) * 1994-07-28 1999-02-01 사또 후미오 반도체 기억 장치
US5577193A (en) * 1994-09-28 1996-11-19 International Business Machines Corporation Multiple data registers and addressing technique therefore for block/flash writing main memory of a DRAM/VRAM
US5598569A (en) * 1994-10-17 1997-01-28 Motorola Inc. Data processor having operating modes selected by at least one mask option bit and method therefor
US5559749A (en) * 1995-05-11 1996-09-24 Micron Technology, Inc. Multi-bit block write in a random access memory
US5896140A (en) * 1995-07-05 1999-04-20 Sun Microsystems, Inc. Method and apparatus for simultaneously displaying graphics and video data on a computer display
US5717904A (en) * 1995-10-02 1998-02-10 Brooktree Corporation Apparatus and methods for automatically controlling block writes
US6035369A (en) 1995-10-19 2000-03-07 Rambus Inc. Method and apparatus for providing a memory with write enable information
JPH1031886A (ja) * 1996-07-17 1998-02-03 Nec Corp ランダムアクセスメモリ
US5715197A (en) 1996-07-29 1998-02-03 Xilinx, Inc. Multiport RAM with programmable data port configuration
US5896339A (en) * 1996-09-23 1999-04-20 Micron Technology, Inc. Multi-bit block write in a random access memory
US6535963B1 (en) * 1999-06-30 2003-03-18 Cisco Technology, Inc. Memory apparatus and method for multicast devices
DE10002130A1 (de) * 2000-01-19 2001-08-02 Infineon Technologies Ag Verfahren und Vorrichtung zum wechselweisen Betreiben eines Schreib-Lese-Speichers im Ein-Speicher-Betriebsmodus und im verschränkten Mehr-Speicher-Betriebsmodus
US6532180B2 (en) 2001-06-20 2003-03-11 Micron Technology, Inc. Write data masking for higher speed DRAMs
US7916572B1 (en) 2008-07-28 2011-03-29 Altera Corporation Memory with addressable subword support
TWI467381B (zh) * 2008-10-23 2015-01-01 Silicon Image Inc 用於降低記憶體潛時之方法、裝置及系統
US8407427B2 (en) * 2008-10-29 2013-03-26 Silicon Image, Inc. Method and system for improving serial port memory communication latency and reliability

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112758A (ja) * 1983-11-24 1985-06-19 Toray Ind Inc Ν−フエニルマレイミド類の製造方法
JPS60175293A (ja) * 1984-02-21 1985-09-09 Toshiba Corp 半導体メモリ
JPS6140627A (ja) * 1984-07-31 1986-02-26 Nec Corp メモリクリア制御方式
JPS61136396U (ko) * 1985-02-12 1986-08-25
JPS626490A (ja) * 1985-07-01 1987-01-13 Nec Corp ダイナミツク型半導体記憶装置
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode

Also Published As

Publication number Publication date
KR890004319A (ko) 1989-04-21
JPH06231041A (ja) 1994-08-19
JPH061450B2 (ja) 1994-01-05
US4807189A (en) 1989-02-21
JPH01111279A (ja) 1989-04-27

Similar Documents

Publication Publication Date Title
KR970005392B1 (ko) 다중 열 선택모우드를 갖고 있는 해독/기입 메모리
KR970005410B1 (ko) 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
US5661692A (en) Read/write dual port memory having an on-chip input data register
EP0197412B1 (en) Variable access frame buffer memory
US5282177A (en) Multiple register block write method and circuit for video DRAMs
US5726947A (en) Synchronous semiconductor memory device suitable for graphic data processing
US5065368A (en) Video ram double buffer select control
US5528551A (en) Read/write memory with plural memory cell write capability at a selected row address
US5528751A (en) Frame buffer system designed for windowing operations
JP2593060B2 (ja) ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム
US5257237A (en) SAM data selection on dual-ported DRAM devices
US5504855A (en) Method and apparatus for providing fast multi-color storage in a frame buffer
US4891795A (en) Dual-port memory having pipelined serial output
US5042014A (en) Dual-port memory having pipelined serial output
US5539430A (en) Pipelined read write operations in a high speed frame buffer system
KR100355070B1 (ko) 행방향 주소 스트로브 사이클을 갖지 않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치
US5805133A (en) Method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations
US5533187A (en) Multiple block mode operations in a frame buffer system designed for windowing operations

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee