JP2794481B2 - 表示システム - Google Patents

表示システム

Info

Publication number
JP2794481B2
JP2794481B2 JP2226815A JP22681590A JP2794481B2 JP 2794481 B2 JP2794481 B2 JP 2794481B2 JP 2226815 A JP2226815 A JP 2226815A JP 22681590 A JP22681590 A JP 22681590A JP 2794481 B2 JP2794481 B2 JP 2794481B2
Authority
JP
Japan
Prior art keywords
display
data
memory
mode
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2226815A
Other languages
English (en)
Other versions
JPH03134698A (ja
Inventor
ロイ・バーナード・ハーリンソン
ロジヤー・テイモシイー・ウツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03134698A publication Critical patent/JPH03134698A/ja
Application granted granted Critical
Publication of JP2794481B2 publication Critical patent/JP2794481B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、表示装置上に表示される情報を格納するた
めの、全点アドレス可能（APA）表示モードで動作する
表示システムに係る。
B.従来の技術 通常の表示システムは、文字（英数字）表示モード若
しくはAPA表示モードで動作するか、又はその両モード
で動作する。
既存の表示システム、特に英数字データのアプリケー
ションが圧倒的な割合を占めるビジネス業務を対象にし
た表示システムは、文字表示モード（固定サイズの文字
ボックスを使用するもの）を基本とする傾向にある。こ
のような表示システム中のハードウェアは、表示すべき
情報を文字コード・バイトの形式で保持するテキスト・
コード・バッファと、当該バッファに格納されたコード
からユーザが視認可能な文字を生成する文字発生器とを
含んでいる。かかる文字表示モードを基本とする表示シ
ステム用のオペレーティング・システムは、個々の文字
を識別するために１バイトを、またその属性を指定する
ために別のバイトを書き込まねばならない。
ユーザの要件が高度になるにつれて、APA表示モード
の重要性が一層増してきた。APA表示モードでは、テキ
スト・グラフィックス及びイメージのデータを個別に又
は同時に（すなわち、マージして）同一の表示画面上に
表示することができる。APA表示モードにはかかる基本
的な利点があるという理由で、APA表示モードの性能を
向上させるための開発作業が盛んに続けられている。
さらに、表示システムのフレーム・バッファ又は表示
メモリとして、デュアル・ポートのビデオRAM（VRAM）
を使用することが提案されている。VRAMに格納された表
示データについては、高速の直列アクセスが可能である
から、このVRAM技術を利用すると、高速のビデオ表示装
置をサポートすることができる。しかしながら、VRAM技
術の利点を最大限に享受することができるのは、ビデオ
・データのストリームを生成するために表示メモリから
読み出される表示データが、当該表示メモリに順次に格
納されている場合だけである。従って、表示データを表
示メモリに順次に格納していない既存の表示アダプタを
エミュレートしようとするときには、問題が起こる。そ
の代表的な例は、文字表示モードが使用されている場合
である。しかしながら、例えばIBM社が提供するビデオ
・グラフィックス・アレイ（VGA）におけるAPA表示モー
ドの場合でも、表示データが密に詰め合わされた（パッ
クされた）フォーマットで格納される幾つかのモード
と、そのようなフォーマットで格納されないモードとが
ある。このように、種々の表示モードにおける表示フォ
ーマットが異なるのは、主として開発時期の違いによ
る。
表示メモリに格納される表示データのフォーマット
は、互換性を維持するという点で、重要な項目であって
はならない。表示システムの入出力オペレーティング・
システム（例えば、BIOS）中にあるソフトウェア・ルー
チンを利用すると、所定の表示モードに従って表示メモ
リに格納すべき表示データを取り込むとともに、VRAM形
式の表示メモリが有する高速直列アクセスの利点を活用
するように、この表示データを適切に格納することが可
能である。しかしながら、実際には、この方法でVGAと
の互換性を許容可能なレベルに維持することはできな
い。なぜなら、ソフトウェアの開発者は、これまでBIOS
を無視して、表示メモリへ直接的に書き込むことを選択
してきたからである。開発者の中には、独自のモードに
適合するように、表示アダプタ中のレジスタを設定して
いるところもある。
これまでVGAが使用してきた表示データのフォーマッ
トには、VRAMの直列アクセスに適合する正しいフォーマ
ットではないものがある。もしかかる表示データがVRAM
中で密にパックされていなければ、かかる表示データの
相互間にギャップが存在するために、VRAMのシリアル・
ポートでは、表示装置に必要なデータ転送速度で表示デ
ータを取り出すのに十分な帯域幅が得られない。
C.発明が解決しようとする課題 従って、本発明の目的は、デュアル・ポート・メモリ
の利点を活用しつつ、既存の表示規格との互換性を許容
可能なレベルに維持する、表示メモリを備えた表示シス
テムを提供することにある。
D.課題を解決するための手段 本発明の表示システムは、格納すべき表示データを受
け取るための入力データ・ポート、格納された表示デー
タを読み出すための出力データ・ポート、表示データの
格納ロケーション又は読み出しロケーションを指定する
アドレス・データを受け取るための入力アドレス・ポー
トを有する表示メモリ（例えば、第３図の52）と、この
表示メモリの複数の順次ロケーションから出力データ・
ポートを介して表示装置を駆動すべき表示データのスト
リームが出力されるように、当該表示メモリの入力アド
レス・ポートへ供給すべき順次的な読み出しロケーショ
ンを指定するアドレス・データを生成するための表示制
御論理手段（例えば、第３図の40）と、一の表示モード
を定義し且つ当該表示モードに応じた表示メモリにおけ
る表示データのパッキング密度を定義するモード・デー
タを格納するためのレジスタ手段（例えば、第３図の4
4）と、入力データ・ポートに受け取られる表示データ
が全ての表示モードにおいて表示メモリの順次ロケーシ
ョンに密にパックされたフォーマットで格納されるよう
に、モード・データに応答して当該表示データの格納ロ
ケーションを指定する元のアドレス・データを変更する
ためのメモリ制御論理手段（例えば、第３図の54）と、
表示制御論理手段及びメモリ制御論理手段のうち選択さ
れた一方からのアドレス・データを入力アドレス・ポー
トへ供給するためのスイッチ手段（例えば、第３図の4
8）とから構成されている。
本発明の表示システムは、デュアル・ポート・メモリ
の技術を利用して構成された表示メモリ中の表示データ
に対し高速直列アクセスを行うことができ、しかも殆ど
のアプリケーションにおいてVGAの全ての表示モードと
レジスタ・レベルでの互換性を維持することができる。
というのは、表示のために表示メモリ中に格納された表
示データに対し直列アクセスを行うことができるよう
に、表示モードを定義するレジスタ中のモード・データ
を使用して、表示メモリへ入力表示データをマップする
ことが行われるからである。VGAの表示規格に準拠する
従来の表示システムでは、或る幾つかの表示モードにつ
いて、ホスト・システムからのデータが、アンパック・
フォーマットで表示メモリに格納されるので、表示制御
論理手段は、表示メモリから事前にマップされた表示デ
ータを取り出して、表示装置を駆動するためのデータ・
ストリームを生成するようになっている。
本発明の表示システムに設けられるメモリ制御論理手
段は、種々のVGA表示モードの各々について、現時点のV
GA表示モードを定義する複数のビットに基づいて、従来
の表示システムの表示制御論理手段が使用していたマッ
ピングを実質的に逆にしたものを使用する。かかるビッ
トは、「バイト／ワード」モードを定義する１ビット
と、「ダルブ・ワード」モードを定義する１ビットであ
る。
本発明の表示システムは、表示メモリの更新中に部分
的なモード変更を行うことにより、特殊効果（例えば、
文字表示モードにおけるフォントのロード）を得ること
を可能にする。但し、この場合において、これらの特殊
効果がVGAの表示規格に準拠する従来の表示システムに
おいて有効であるものと仮定する。
この再マッピングは、極く少数のレジスタ・ビツトに
基づいて行うことが望ましい。選択されるこれらのビッ
トとは、当該ビットのいずれかを変更すると、表示画面
上に表示されている画像がスクランブルされるようなも
のである。こうすることにより、殆どの状況下では、ソ
フトウェアの互換性を達成することができる。なぜな
ら、どのソフトウェア・ルーチンも、これらのビットを
変更することはできないばかりか、変更前も変更後もセ
ンス可能な画像を有することがないからである。
前述の表示システムでは、表示データが１つの表示モ
ードで表示メモリに格納され、次にモード・データが変
更されて新しいマッピングが必要になるような場合に
は、互換性を維持することができない。このとき、ホス
ト・システム（例えば、制御用のパーソナル・コンピュ
ータ）が、表示メモリ中の表示データを読み出そうとす
ると、誤った情報が読み出されることがある。このよう
な状況下でも互換性を維持するためには、先に述べた表
示システムに補助的な表示メモリを追加的に設け、現時
点の表示モードについて、従来の表示アダプタの場合と
全く同じフォーマットで、表示データをこの補助的な表
示メモリに格納すればよい。この補助的な表示メモリ
は、表示装置を駆動するためには使用されず、ホスト・
システムによる情報の検索が必要な場合に、その情報の
検索だけに使用される。
E.実施例 第１図は、パーソナル・コンピュータの代表的な構成
を示している。このパーソナル・コンピュータの心臓部
は、通常のマイクロプロセッサ（CPU）10である。CPU10
は、システム・バス14を介して、表示アダプタ12を含む
多数の装置に接続される。システム・バス14には、RAM
形式のシステム・メモリ16及びROS（読み出し専用メモ
リ）18も接続される。入出アダプタ20は、システム・バ
ス14を磁気ディスク装置22などの周辺装置に接続する。
同様に、通信アダプタ24は、このパーソナル・コンピュ
ータを遠隔のプロセッサ（例えば、メインフレーム・コ
ンピュータ）に接続する。キーボード26は、キーボード
・アダプタ28を介して、システム・バス14に接続され
る。表示アダプタ12は、表示装置30上のデータ表示を制
御するためのものである。動作の際、CPU10は、システ
ム・バス14を通して、表示アダプタ12にコマンドを送る
ことにより、表示アダプタ12に表示処理タスクを実行さ
せる。
第２図は、従来の表示システムの構成要素を、表示ア
ダプタ12の形式で示している。表示アダプタ12は、第１
図のシステム・バス14に接続されていて、表示データ及
び当該表示データの表示を制御するアドレス／制御デー
タを受け取る。この表示データは、表示メモリ32に格納
される。表示メモリ32は、ダイナミックRAMを使用して
実現するのが普通である。VGAのような、表示アダプタ
の既存の規格は、かかるダイナミックRAMを利用するよ
うに設計されている。
表示メモリ32の内容を更新するための表示データは、
システム・バス14及びデータ線34を介して受け取られた
後、データ・ポートＤを通して表示メモリ32に格納され
る。この表示データを格納する表示メモリ32中のアドレ
スは、システム・バス14及びアドレス線38を介して受け
取られるアドレス・データがこれを決定する。システム
・バス14から受け取られる更新用の表示データは、パー
ソナル・コンピュータが指定する表示メモリ32のアドレ
スに置かれる。パーソナル・コンピュータは、現にアク
ティブな表示モード（現表示モード）を暗黙的に認識し
ており、従ってこの表示データは、現表示モードに適し
たフォーマットで表示メモリ32に格納される。
種々のVGA表示モードに対するフォーマットは、次の
ように要約することができる。殆どのAPA表示モード
（当該分野で、VGAモード６、Ｄ、Ｅ、Ｆ、10、11、12
として知られているもの）については、表示データは、
密にパックされたフォーマットで格納される。他の２つ
のAPA表示モード（VGAモード４、５）については、表示
データは、半分の密度（すなわち、１つおきのメモリ・
ワードが表示データを格納する）で格納される。他の１
つのAPA表示モード（VGAモード13）については、４分の
１の密度（すなわち、４番目毎のメモリ・ワードが表示
データを格納する）で格納される。これ以外の文字表示
モード（VGAモード０、１、２、３、７）については、
表示データは、半分の密度（すなわち、１つおきのメモ
リ・ワードが表示データを格納する）で格納される。か
くて、VGAと互換性のある通常の表示アダプタでは、表
示データは、現表示モードに適したフォーマットに従っ
て、表示メモリ32に格納されることになる。
表示装置30を更新するために、表示メモリ32のデータ
・ポートDOから表示データを出力する動作は、表示制御
論理40がこれを制御する。実際には、出力側のデータ・
ポートDOは、入力側のデータ・ポートＤと物理的に同じ
ものであるが、第２図では、データの流れを判りやすく
するために、これらのポートをそれぞれ別個のものとし
て示している。CRT表示装置50をサポートするための表
示制御論理40は、CRTコントローラ（CRTC）と呼ばれ
る。CRTC40は、表示アダプタ12中のタイミングを制御す
るように機能する。またCRTC40は、表示装置50を駆動す
るための直列データ・ストリームがシリアライザ46から
出力されるように、アクティブな表示時間中に表示メモ
リ32をアドレスするようにも機能する。
アクティブな表示時間中に表示メモリ32をアドレスす
る場合には、前述のような種々の格納密度が存在するた
めに、現時点のVGA表示モードを考慮する必要がある。
これを行うため、レジスタ44の内容に応答するシフト・
マトリックス42が、CRTC40中にあるアドレス・カウンタ
41からカウント出力を変更する。説明を簡潔にするた
め、シフト・マトリックス42は、CRTC40とは別個に示さ
れているが、実際にはシフト・マトリックス42をCRTC40
の一部としてもよい。レジスタ44が保持するビットは、
現表示モードを定義するためにパーソナル・コンピュー
タがこれを供給する。レジスタ44には、少なくとも表示
データの格納密度を定義する表示モード制御ビット（モ
ード・データ）を格納する必要がある。VGAの表示規格
に準拠する表示システムの場合、表示メモリ32における
表示データの格納密度を決定するためには、「バイト／
ワード」モードを定義する１ビットと、「ダブル・ワー
ド」モードを定義する１ビットで十分である。各表示モ
ードに対するこれらのビットの値は、パーソナル・コン
ピュータにとっては既知であるから、現表示モードに対
するこれらのビットをレジスタ44に供給して、この現表
示モードが継続する間そこに格納する。
従って、アクティブな表示時間中、シフト・マトリッ
クス42が変更したアドレス・カウンタ41からのカウント
出力は、表示メモリ32のアドレスを形成して、後続の表
示データ項目をアクセスする。他の時間には、すなわち
表示メモリ32中の表示データを更新する間、表示メモリ
32は、システム・バス14及びアドレス線38を介して与え
られるアドレスに応じてアクセスされる。マルチプレク
サ（MPX）48は、CRTC40から線43に生ぜられる制御信号
に応答して、これらの２つのアドレス源の一方を選択す
るために設けられている。線43上に制御信号を供給する
ことは、CRTC40のタイミング機能によって行われる。
第２図に示されているのは、従来の表示アダプタの機
能のうち、本発明の説明に有用な部分だけである。通常
の表示アダプタには、第２図には示されていない他の機
能も含まれる。例えば、システム・バス14から受け取ら
れるデータやアドレスを格納するデータ／アドレス・バ
ッファを線34、38に含めたり、制御情報を受け取るよう
にCRTC40をシステム・バス14に接続したり、デジタル／
アナログ変換器やカラー・パレットを、表示メモリ32と
表示装置50との間に接続することができる。
第３図は、本発明の表示システムの構成要素を、表示
アダプタの形式で示している。第２図と同様に、第３図
には、当業者が本発明の実施方法を理解するのに必要な
特徴だけが示されている。
第３図の表示アダプタは、表示データ及び当該表示デ
ータの表示を制御するモード・データを受け取るよう
に、パーソナル・コンピュータのシステム・バス14に接
続されている。表示データは、表示メモリ52に格納され
る。但し、第２図に示す従来の表示アダプタ12とは異な
り、第３図の表示アダプタは、デュアル・ポートのビデ
オRAM（VRAM）から構成された表示メモリ52を含んでい
る。VRAMのシリアル・ポートＳは、ビデオ経路45を介し
てシリアライザ46に接続される。「デュアル・ポート」
という名称が示すように、シリアル・ポートＳは、デー
タ・ポートＤとは別個のものである。シリアル・ポート
Ｓは、表示データが表示メモリ52中の順次ロケーション
に格納されている限り、かかる表示データを極めて高速
にアクセスすることを可能にする。かくて、その狙いと
する処は、シリアル・ポートＳを介して表示メモリ32か
ら表示データを読み出し、これをビデオ経路45を介して
シリアライザ46へ送って、表示装置50を駆動することが
できるように、表示データを表示メモリ52に格納するこ
とである。
表示メモリ52の内容を更新するための表示データは、
システム・バス14及びデータ線34を介して、データ・ポ
ートＤで受け取られる。第２図に示す従来の表示アダプ
タ12では、システム・バス14及びアドレス線38を介して
与えられるアドレスが、表示メモリ32をアドレスするた
めにそのまま使用されていたのに対し、第３図に示す表
示アダプタ12では、（パーソナル・コンピュータからレ
ジスタ44に置かれる）表示モードを定義するモード・デ
ータに応じて、かかるアドレスを、シフト・マトリック
ス54で変更することができる。レジスタ44中のモード・
データは、第２図に示す従来の表示システムの対応する
レジスタ44に格納されるものと全く同じである。従っ
て、VGAの表示規格に準拠する表示システムの場合、こ
のモード・データは、「バイト／ワード」モードを定義
する１ビットと、「ダブル・ワード」モードを定義する
１ビットから成る。かかるビットが、VGAの表示規格に
準拠する従来の表示システムの表示メモリ32に格納され
る表示データの密度を決定するのに十分であることは、
前述した通りである。
所定のVGA表示モードについて、シフト・マトリック
ス54が定義するアドレス変更は、アクティブな表示時間
中の表示メモリ32の読み出し期間中に従来のシフト・マ
トリックス42が遂行していたアドレス変更を実質的に逆
にしたものとなる。かくて、第２図に示す従来の表示シ
ステム中のシフト・マトリックス42は、アドレス・カウ
ンタ41からの単一のカウント増分を、表示モードに依存
して、１、２又は４個のアドレスのステップに変更して
いたが、第３図に示す表示システム中のシフト・マトリ
ックス54は、システム・バス14からの１、２又は４個の
アドレスのステップから、表示モードに応じて、単一ア
ドレスの増分を生成する。かくて、必要な全てのVGA表
示モードについて、アクティブな表示時間中に表示デー
タを順次にアクセスすることができるように、かかる表
示データを表示メモリ52に密に格納することができる。
全ての表示モードにおいて表示データが密に格納され
るものとすると、アクティブな表示時間中の表示メモリ
52のアドレッシングは、現時点のVGA表示モードを考慮
する必要がない。従って、CRTC40には、順次アドレスを
生成するためのアドレス・カウンタ41があるだけでよ
い。すなわち、このような場合には、アクティブな表示
時間中に、表示モードに応じて、アドレスを変更するた
めのシフト・マトリックスは必要ないのである。一層重
要なことは、今や表示データが表示メモリ52の順次ロケ
ーションに密に格納されているので、高解像度の表示装
置50を駆動するのに十分なデータ転送速度で表示データ
を出力するのに、表示メモリ52のシリアル・ポートＳを
使用することができるということである。
従って、アクティブな表示時間中は、アドレス・カウ
ンタ41からのカウント出力は、後続の表示データ項目を
アクセスするための、表示メモリ52のアドレスを形成す
る。他の時間には、すなわち表示メモリ52中の表示デー
タを更新する間は、システム・バス14及びアドレス線38
からのアドレスをシフト・マトリックス54で変更した後
に、経路47に現れるアドレスを使用して、表示メモリ52
のアクセスが行われる。マルチプレクサ（MPX）48は、C
RTC40から線43に生ぜられる制御信号に応答して、これ
らの２つのアドレス源の一方を選択するためのものであ
る。線43上に制御信号を供給することは、CRTC40のタイ
ミング機能によって行われる。
第３図の表示システムを使用しても、互換性を維持す
ることができないと考えられるケースは、パーソナル・
コンピュータが、表示メモリ52に１つのVGA表示モード
の表示データを格納し、当該VGA表示モードを変更する
ために新しいマッピングが必要となり、次に表示メモリ
52のデータを読み出そうとする場合だけである。第４図
には、この状況に対処するために第３図の表示システム
を変形した例が示されている。
第４図の表示システムには、表示装置50を更新するた
めに使用される基本の表示メモリ52に加えて、補助の表
示メモリ58が設けられている。補助の表示メモリ58に
は、現時点のVGA表示モードについて従来の表示アダプ
タ12に格納されたものと全く同じ形式で、表示データが
格納される。言い換えれば、かかる表示データは、第３
図に関連して説明した密にパックされたフォーマットで
はなく、パーソナル・コンピュータからのアドレスが指
定する密度で格納されるのである。補助の表示メモリ58
は、表示装置50を駆動するためには使用されないで、パ
ーソナル・コンピュータによる情報の検索が必要な場合
に、かかる情報の検索だけに使用されるに過ぎない。
基本の表示メモリ52と補助の表示メモリ58の両方に表
示データを格納することができるように、アドレス線38
とマルチプレクサ56を直接に接続するアドレス経路61が
設けられる。CRTC60は、第２図及び第３図に示すCRTC40
とは異なり、線51上に追加のタイミング信号を生成し
て、データ線34からのデータ項目を２回格納させるよう
に構成されている。すなわち、シフト・マトリックス54
からのアドレスを使用して基本の表示メモリ52に１回目
の格納を行うとともに、アドレス経路61からの直接アド
レスを使用して補助の表示メモリ58に２回目の格納を行
う、ということである。
基本の表示メモリ52と補助の表示メモリ58は、それぞ
れ別個のメモリ（例えば、補助の表示メモリ58をダイナ
ミックRAMで表現する）とするか、他のシングル・ポー
トのメモリとするか、又は単一メモリのオン・スクリー
ン部とオフ・スクリーン部として構成することができ
る。
パーソナル・コンピュータが、１つのVGA表示モード
で表示データを表示メモリに格納し、次に当該VGA表示
モードを変更した結果、新しいマッピングが必要になる
ような場合、表示データを補助の表示メモリ58から読み
出すとともに、かかる表示データを、パーソナル・コン
ピュータがレジスタ44に格納したモード・データによっ
て定義される新しいマッピングに従って、基本の表示メ
モリ52に新しく格納することができる。この場合のデー
タ転送は、補助の表示メモリ58と基本の表示メモリ52の
間にあるデータ経路（図示せず）を介して行われるか、
又はCRTC60の制御下で実行される通常のビット・ブロッ
ク転送によって行うことができる。もし、補助の表示メ
モリ58と基本の表示メモリ52との間のデータ転送中に、
パーソナル・コンピュータが更新処理を行うのであれ
ば、CRTC60は、この更新が実行される間に前者のデータ
転送を一時中断する。更新用の表示データは新しいモー
ド・データに従って格納されるので、かかる格納動作
は、データ転送動作がどの段階に達したかということと
は無関係に行うことができる。
以上では、本発明に従った表示システムの特定の具体
例を説明したが、かかる具体例については、請求項の範
囲内で様々な変形を行うことができることは勿論であ
る。
例えば、本明細書では表示システムを表示アダプタに
即して説明したが、表示システムとは、これに限定され
るものではない。表示システムには、表示装置上にデー
タを表示することができる全てのシステムが含まれる。
従って、表示システムという用語は、パーソナル・コン
ピュータのような既存のコンピュータ・システム用のア
ドオン・カードとして利用可能な表示アダプタや、完全
なコンピュータ・システムにも等しく適用されるもので
ある。表示システムに含まれるか、又はこれに接続され
る表示装置としては、CRT表示装置をはじめ、他のビジ
ュアル表示装置や印刷装置などが含まれる。
ここで説明した実施例は、表示メモリがデュアル・ポ
ート・メモリ技術（例えば、VRAM）で実現されるVGA表
示モードのサポートに関係するが、本発明はこれに限定
されるものではなく、表示メモリのフォーマットの相違
が生ずるような、他の表示規格にも等しく適用すること
ができる。同様に、本発明は、表示メモリがデュアル・
ポート・メモリ技術（例えば、VRAM）以外の技術で実現
された表示システムにも適用することができる。
F.発明の効果 本発明によれば、デュアル・ポート・メモリの利点を
活用しつつ、既存の表示規格との互換性を許容可能なレ
ベルに維持する、表示メモリを備えた表示システムを提
供することができる。
【図面の簡単な説明】
第１図は、表示アダプタを含むパーソナル・コンピュー
タの代表的な構成を示すブロック図である。 第２図は、従来の表示システムの構成要素を示すブロッ
ク図である。 第３図は、本発明に従った表示システムの構成要素を示
すブロック図である。 第４図は、第３図の表示システムを変形した例の構成要
素を示すブロック図である。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】格納すべき表示データを受け取るための入
    力データ・ポート、格納された表示データを読み出すた
    めの出力データ・ポート、表示データの格納ロケーショ
    ン又は読み出しロケーションを指定するアドレス・デー
    タを受け取るための入力アドレス・ポートを有する表示
    メモリと、 前記表示メモリの複数の順次ロケーションから前記出力
    データ・ポートを介して表示装置を駆動すべき表示デー
    タのストリームが出力されるように、前記表示メモリの
    前記入力アドレス・ポートへ供給すべき順次的な読み出
    しロケーションを指定するアドレス・データを生成する
    ための表示制御論理手段と、 一の表示モードを定義し且つ当該表示モードに応じた前
    記表示メモリにおける表示データのパッキング密度を定
    義するモード・データを格納するためのレジスタ手段
    と、 前記入力データ・ポートに受け取られる表示データが全
    ての表示モードにおいて前記表示メモリの順次ロケーシ
    ョンに密にパックされたフォーマットで格納されるよう
    に、前記モード・データに応答して当該表示データの格
    納ロケーションを指定する元のアドレス・データを変更
    するためのメモリ制御論理手段と、 前記表示制御論理手段及び前記メモリ制御論理手段のう
    ち選択された一方からの前記アドレス・データを前記入
    力アドレス・ポートへ供給するためのスイッチ手段とを
    備えて成る、表示システム。
  2. 【請求項２】前記表示メモリとは別個の補助的な表示メ
    モリを備え、前記元のアドレス・データによって指定さ
    れた当該補助的な表示メモリのロケーションに、前記表
    示データを追加的に格納するようにした、請求項１に記
    載の表示システム。
JP2226815A 1989-10-12 1990-08-30 表示システム Expired - Lifetime JP2794481B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89310457A EP0422297B1 (en) 1989-10-12 1989-10-12 Display System
EP89310457.0 1989-10-12

Publications (2)

Publication Number Publication Date
JPH03134698A JPH03134698A (ja) 1991-06-07
JP2794481B2 true JP2794481B2 (ja) 1998-09-03

Family

ID=8202813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2226815A Expired - Lifetime JP2794481B2 (ja) 1989-10-12 1990-08-30 表示システム

Country Status (5)

Country Link
US (1) US5315314A (ja)
EP (1) EP0422297B1 (ja)
JP (1) JP2794481B2 (ja)
CA (1) CA2021827C (ja)
DE (1) DE68920145T2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581788A (en) * 1992-12-14 1996-12-03 At&T Global Information Solutions Company System for testing the functionality of video cord and monitor by using program to enable user to view list of modes and select compatible mode
JP3564732B2 (ja) * 1994-06-30 2004-09-15 ソニー株式会社 ディスク制御方法および装置
JP2004172814A (ja) * 2002-11-19 2004-06-17 Matsushita Electric Ind Co Ltd 映像信号記録再生装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145589A (ja) * 1984-12-19 1986-07-03 株式会社ピーエフユー メモリ制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5920482B2 (ja) * 1979-12-25 1984-05-14 株式会社ブリヂストン 重荷重用コンビラジアルタイヤ
JPS5952286A (ja) * 1982-09-20 1984-03-26 株式会社東芝 ビデオｒａｍ書込み制御方式
US4594587A (en) * 1983-08-30 1986-06-10 Zenith Electronics Corporation Character oriented RAM mapping system and method therefor
JPS60247692A (ja) * 1984-05-24 1985-12-07 株式会社　アスキ− デイスプレイコントロ−ラ
US4706074A (en) * 1986-01-17 1987-11-10 International Business Machines Corporation Cursor circuit for a dual port memory
US4851826A (en) * 1987-05-29 1989-07-25 Commodore Business Machines, Inc. Computer video demultiplexer
US5047760A (en) * 1988-03-23 1991-09-10 Dupont Pixel Systems Limited Crossbar converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61145589A (ja) * 1984-12-19 1986-07-03 株式会社ピーエフユー メモリ制御装置

Also Published As

Publication number Publication date
EP0422297B1 (en) 1994-12-21
JPH03134698A (ja) 1991-06-07
DE68920145T2 (de) 1995-06-29
CA2021827C (en) 1995-05-23
EP0422297A1 (en) 1991-04-17
CA2021827A1 (en) 1991-04-13
US5315314A (en) 1994-05-24
DE68920145D1 (de) 1995-02-02

Similar Documents

Publication Publication Date Title
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
US4688190A (en) High speed frame buffer refresh apparatus and method
US4104624A (en) Microprocessor controlled CRT display system
US5101365A (en) Apparatus for extending windows using Z buffer memory
EP0279229B1 (en) A graphics display system
US5475400A (en) Graphic card with two color look up tables
US5056041A (en) Data processing apparatus with improved bit masking capability
GB2215168A (en) Windows with restricted colour range have priority defined by colour codes
KR980010997A (ko) 그래픽 가속기 및 이를 이용한 메모리 프리패치 방법
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
US4918429A (en) Display system with symbol font memory
JP2593060B2 (ja) ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム
EP0279227A2 (en) Raster display vector generator
EP0525986B1 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US5297271A (en) Method and apparatus for performing a read-write-modify operation in a VGA compatible controller
JP2794481B2 (ja) 表示システム
KR100319000B1 (ko) 고속프레임버퍼 시스템에서 파이프라인된 판독 기록동작
US5742298A (en) 64 bit wide video front cache
EP0487819B1 (en) Video random access memory with fast, alligned clear and copy
US5533187A (en) Multiple block mode operations in a frame buffer system designed for windowing operations
EP0801375A2 (en) A memory with optimized memory space and wide data input/output and systems and methods using the same
KR19990007860A (ko) 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법
JP3874781B2 (ja) イメージデータをモニタへ供給する方法及び図形メモリ制御装置
JPS63250689A (ja) ラスタ走査表示システム