SU993262A1 - Устройство дл обработки информации - Google Patents
Устройство дл обработки информации Download PDFInfo
- Publication number
- SU993262A1 SU993262A1 SU813336542A SU3336542A SU993262A1 SU 993262 A1 SU993262 A1 SU 993262A1 SU 813336542 A SU813336542 A SU 813336542A SU 3336542 A SU3336542 A SU 3336542A SU 993262 A1 SU993262 A1 SU 993262A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- output
- elements
- input
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ
Изобретение относитс к вычиспитепь ной технике и может быть использовано в системах обработки информационных массивов переменного формата данных. Известны устройства дл обработки информации, работающие с коротким машинным словом (8,12 иди 16 разр дов) Дл адресации чеек оперативной пам ти в таких устройствах используютс внут- римашинные nporpaMNJHO доступные регистры 1 . Все эти устройства ведут обработку данных только в формате полного слова. Наиболее близким по техническойсущности к предлагаемому вл етс устройство дл обработки инфор дации, содержащее оперативную пам ть, Коммутатор, . сумматор-сдвигатепь, выходные элеме ты И и регистровую пам тьj включающую восем.ь регистров общего назначени . Номер одного из восьми регистров определ етс трем битами, указанными в команд ном слове. Кроме того, еще три бита команды 5гказывают один из восьми способов адресации, которые используютс при ({армировании исполнительных адр©;сов операндов. Указанное устройство оперирует со словами (16 1 зр дов) и байтами (8 разр дов). Признак формата дачных (слово или байт) указываетс в стар-шем разр де командного слова 21. Использование данного устройства дл обработки операндов с длиной меньще восьми разр дов становитс малоэффективным . В частности, при обработка маосиБОв цифровой информации (длина операв« да - четыре разр да) или битовых массивов такое устройство будет работать с меньшей производительностью при больших затратах оперативной пам ти. Это св зано с тем, что дл реалвзашки в устройстве функций обработки цифровых и битовых массивов с помощью имеющегос набора команд необходимо напнсанве специальных программ, занимающих много места в оперативной пам ти. Многежрат.
ное выполкешю этих программ значительно снижает производительность устройства .
Цель изобретени увеличетше проиаводитепьиости при обработке полей данных переменного формата.
Поставленна цетгь достигаетс тем, что в устройство дл обработки информа- шт. содержащее блок оперативной пам ти блок элементов И, коммутатор, сумматор и блок регистровой пам ти, причем алросный вход и информационный выход блока оператир ой пам ти подключены соответственно X адресному входу и информационному выходу устройства, выход блока элементов И соединен с выходом данных результата устройства, первый вход коммутатора подключен к выходу блснса регистровой пам ти, а выход коммутатор® соединен с входом сумматора, выход результата которого подключен к входам блока элементов И и блока регистровой пам ти, введены блок считывани данных ..переменного формата, блок записи данных переменного формата, регистр сдвига и дополнительный блок регистровой пам ти, вход которого соединен с выходом результата сумматора, а выход - с первым входом коммутатора, вход регистра сдвига подключен к выходу переноса сумматора, а выход - к первым управл ющим входам блоков считывани и записи данных переменного формата, вторые управл ющие входы и информационные входы которых соединены соответственно с выходом
результата сумматора и входом данных переменного формата устройства, выходы блоков считывани и записи данных переменного формата подключены соответственно к второму входу коммутатора и информациоиному входу блока оперативной пам ти..
При этом блок считывани данных переменного формата содержит дешифратор, группу элементов НЕ и две группы элементов ИЛИ, причем входы элементов НЕ группы соединены с информационным входом , блока, а первые и вторые входы де- щифратора подключены к первому и второму управл ющим входам блока, управл ющие входы элементов ИЛИ первой и второй групп соединены соответственно с первым и вторым выходами дещифратора , входы элементов ИЛИ первой группы подключены к соответствующим выходам элементов НЕ 1 руппы, а их выходы соединейы с соответствующими входами элементов ИЛИ второй группы, выходы которых подключены к выходу блока.
Кроме того, блок записи данных переменного формата содержит дешифратор, группу элементов ИЛИ и регистр записи числа, входы которого соединены с выходами соответствующих элементов ИЛИ группы, а выходы подключены к выходу блока, первые и вторые входы дешифратора соединены с первым и вторым управл ющими входами блока, а выход дешиф{}атора подключен к управл ющим входам эл ентов ИЛИ группы, входы которых соединены с информационным входом блока.
На фиг. 1 представлена структурна схема устройства дл . обработки информации; на фиг. 2 - функциональна схема блока оперативной пам ти; на фиг. 3 пример выполнени блока считывани данных переменного фогмата; на фиг. 4пример выполнени сумматора; на фиг.5пример выполнени блока записи данных переменного формата.
Устройство дл обработки информации (фиг. 1) содержит блоки, которые соединены с помощью двунаправленной общей шины 1. Устройство содержит блок 2 оперативной пам ти, бЛок 3 считывани данных переменного формата, блок 4 элементов И, ки«(мутатор 5, шестнадцатиразр дный сумматор 6, блок 7 шестнадцатиразр дной регистровой пам ти, четерехразр дный регистр 8 сдвига, блок 9 записи данных переменного и дополнительный блок 10 шестнадцатиразр дной регистровой пам ти. Блоки, обведенные на фиг. 1 пунктирной линией, образуют процессор устройства.
Блок 2 оперативной пам ти может быть выполнен, например, на микросхемах 565РУ1 и содержит (фиг. 2) регистр 11 адреса, дешифратор 12 строк, микросхемы 13 пам ти, регистр 14 считывани числа. Блоки 7 и 10 регистровой пам ти могут быть выполнены, например , на микросхемах 133РУ2. Блок 3 (фиг. 3) содержит дешифратор 15, групп элементов НЕ 16, группу элементов ИЛИ 17 и группу элементов ИЛИ Д. 8. Коммутатор 5 может быть выполнен, например, на микросхемах 133КП5.
Сумматор 6 (фиг. 4) содержит регистры 19 и 2О соответственно первого и второго операндов, выполненные на микросхемах 133ИР1, собственно сумматор 21 .выполненный на микросхемах 133ИМ2 и группу элем евтов ИЛИ 22. Блок 9 записи данных переменного формата (фиг. 5) содержит регистр 23 записи числа, д&шифратор 24 и группу элементов ИЛИ 25.
Устройство (фиг. 1) работает с т& же набором и форматом команд, -ITO и 5 известное. Признак формата данных (слово или часть слова), так же как и в иэ- вестном устройстве, указываетс в старшем разр де команды. В предлагаемом устройстве частью слова может быть нё только байт (как в известном устройстве), но также тетрада (четыре разр да) и бит, В случае выполнени команд без признака формата данных оно работает аналогично известному устройству При этом блок 3 считывани данных переменного формата выполн ет функции входных, элементов И, св зывающих процессор с двунаправленной общей шиной 1, а блок 9 записи данных переменного формата выполни- 20 ет функции буферного регистра блока one- ратшной пам ти.
Дл адресации чейки блока 2 оперативной пам ти используетс один из восьми регистров общего назначени бпока 25 регистровой пам ти. Номер используемого регистра определ етс трем разр дами , указантшми в адресной части командного слова. В случае выполнени устрой-v ством команд с признаком формата данных 30 дл адресации чейки блока оперативной пам ти используетс одна из восьми пар рез истров, составленных из чеек блока 7 регистровой пам ти и дополн тельного блока 1О регистровой пам ти. 35 Номер пары регистров, как и раньше, определ етс трем разр дами, указанными в адресной части командного слова. Процесс формировани исполнительного адреса состоит в сложении пары регистров в 40 сумматоре 6, при этом регистр блока регистровой пам ти предварительно сдвигаетс на определенное количество разр дов (1;.2 или 4), в зависимости от индекса , указанного в двух старших разр - 45 дах этого регистра. Индекс определ ет, с какой частью слова будет оперировать данна команда (байт, тетрада или бит), и вл етс служебной информацией, поэтому в сложении регистров не участвует. 50
Сдвиг регистра блока 7 регистровой пам ти осуществл етс в сторону младших разр дов, поэтому гдвинутые разр ды попадают в четырехразр дный регистр сдвига. В результате сдвига и сложени пары регистров формируетс исполнительный адрес чейки блока 2 (шеративной пам ти, состо щий из нах:с д щегос в сумматоре шестнадцапфазр цного адреса слова и .наход щегос в четырехразр дном регис1-ре сдвига адреса части слова. Адрес слова поступает в регистр адреса блока оперативной пам TVI, а адрес части слова - в блок 3 считывани данных переменного формата (при считывании из оперативной пам ти) или в блок 9 записи данных переменного формата (при записи в оперативную пам ть). При выполнении устройством двухадресной команды, например пересылки (считывание-запись), с указанием пр знака формата денных в блоке с итыва- ни данных переменного формата выдел - етс та часть слова, котора определена первым адресом команды. Она поступает через сумматор 6 в блок записи данных переменного формата и заноситс в ту часть чейки блока оперативтгой пам ти, котора этим блоком выделена в соот ветствии с вторьш адресом команды.
Здесь описан один из aocuviH вариа тов адресаци , которые используютс при формирова{гаи испольнительных адресов операндов в устройстве. Номер варианта определ етс (как в известном устройстве ) трем разр дами, указанными в адресной части командного слова. Формировани исполнительных адресов операндов в других вариантах аналогично описанному выше и всегда использует пару регистров, составленную из чеек блока регистровой пам ти и дополнительного блока регистровой пам ти, крюме случа , когда onepaад непосредственно находитс в регистре блока 7 регистровой пам ти.
Использование изобретени позвол ет апларатно реализовать в устройстве те фун1сш1И, на которые в известном устройстве требовались значительные затраты оперативной пам ти под специальные npt граммы . Это дает возможность увеличить производительность устройства примерно на 30% и настолько же сократить затраты оперативной пам ти, объем дополнительного оборудовани при этом составл ет около 3%. Вместе с тем обеспечиваетс полна преемственность в системе команд устройства по отношеншо к известному устройству.
формула изобретеии
1. Устройство дл обработки инфо1 мации , содержащее блок оперативной пам ти , блок элемен1ов И, коммутатор, сумматор и блок регистровой пам ти, причем адресный вход и информационный выход блока оперативной пам ти ПОДКЛКУчены соответственно к адресному входу и информационному выходу устройства, выход блока элементов И соединен с выходом данных результата устройства, первый вход коммутатора подключен к выходу блока регистровой пам ти, а выход коммутатора соединен с входом сумматора , выход результата которого под- ключен к входам блока элементов И и бпока регистровой , отличающеес тем, что, с целью увеличени производительности при обработке полей данных переменного формата, оно содержит блок считывани данных переменного формата, блок записи данных переменного формата, регистр сдвига и дополнительный блок регистровой пам ти, вход кото- рого соединен с выходом результата сумматора , а выход - с первым входом коммутатора , вход регистра сдвига подклю°чен к выходу переноса сумматора, а выход - к первым управл ющим входам блоков считывани и записи данных nepevieHного формата, вторые управл ющие входы и информационные входы которых соединены соответственно с выходом результата сумматора и входом данных переменного формата устройства, выходы блоков считывани и записи данных переменного формата подключены соответственно к вто рому входу коммутатора и информационно , му входу коммутатора и информационному входу блока оперативной,пам ти. 2. Устройство по п. 1, отличающее с тем, что блок считывани цашйлк переменного формата содержш дешифратор, группу элементов НЕ и две группы элементов ИЛИ, причем входы элементов НЕ группы соединены с информационным вход (ЯЛ блока, а первые и вторые входы дешифратора подключены к первому и второму управл ющим входам блока, управл ющие входь элементов ИЛИ первой и второй групп: соединены соответственно с первым и вторым выходами де- шифратора, входы элементов ИЛИ первой группы подключены к соответствуюшим выходам элементов НЕ группы, а их выходы соединены с соответствующими входами элементов ИЛИ второй группы, выходы которых подключены к выходу бло3 . Устройство по п. 1, отличающее с тем, что блок записи данных переменного формата содержит дешифратор , группу элементов ИЛИ и регистр записи числа, входы которого соединены с выходами соответствующих элементов ИЛИ группы, а выходы подключены к выходу блока, первые и вторые входы дешифратора соединены с первым и вторым управл ющими входами блока, а выход дешифратора подключен к управл ющим входам элементов ИЛИ группы, -входы которых соединены с информационным входом блока, Источники информации, прин тые во внимание при экспертизе 1. Соучек Б. Мини-ЭВМ в системах обработкиинформации. М., Мир, 1976, с. 269-285. 2. Патент США № 3614.741, кл. 340-172.5, опублик. 1971 (прототип ).
to
Фиг.1
От 1
От)
emS
emt
О 1
7М
fZM
19
/It
fl
-Л
sUn
I К 3u9
/Vл
19
ZO
иг.ЧOmS
Omf
8P3 1iP3 15P3
1SP3 15 РЗ 1SP3
КО
К If
IfPS
Фиг.5.
Claims (3)
- Формула изобретения1. Устройство для обработки информации, содержащее блок оперативной памяти, блок элементов И, коммутатор,005262 сумматор и блок регистровой памяти, причем адресный вход и информационный выход блока оперативной памяти подключены соответственно к адресному входу и информационному выходу устройства, 5 выход блока элементов И соединен с выходом данных результата устройства, первый вход коммутатора подключен к выходу блока регистровой памяти, а выход коммутатора соединен с входом сум- 10 матора, выход результата которого подключен к входам блока элементов И и блока регистровой памяти, отличающееся тем, что, с целью увеличения производительности при обработке полей 15 данных переменного формата, оно содержит блок считывания данных переменного формата, блок записи данных переменного формата, регистр сдвига и дополнительный блок регистровой памяти, вход кото- 20 рого соединен с выходом результата сумматора, а выход - с первым входом коммутатора, вход регистра сдвига подклю°чен к выходу переноса сумматора, а выход - к первым управляющим входам б л о- 25 ков считывания' и записи данных переменного формата, вторые управляющие входы и информационные входы которых соединены соответственно с еыходом результата сумматора и входом данных перемен- зо ного формата устройства, выходы блоков считывания и записи данных переменного формата подключены соответственно к вто+ рому входу коммутатора и информационному входу коммутатора и информационному 35 входу блока оперативной .памяти.
- 2. Устройство поп. 1, отличающееся тем, что блок считывания данных переменного формата содержи!' дешифратор, группу элементов НЕ и две группы элементов ИЛИ, причем Входы элементов НЕ группы соединены с информационным входом блока, а первые и вторые входы дешифратора подключены к первому и второму управляющим входам блока, управляющие входы элементов ИЛИ первой и второй групп соединены соответственно с первым и вторым выходами дешифратора, входы элементов ИЛИ первой группы подключены к соответствующим выходам элементов НЕ группы, а их выходы соединены с соответствующими входами элементов ИЛИ второй группы, выходы которых подключены к выходу блока.
- 3. Устройство по п. ^отличающееся тем, что блок записи данных переменного формата содержит дешифратор, группу элементов ИЛИ и регистр записи числа, входы которого соединены с выходами соответствующих элементов ИЛИ группы, а выходы подключены к выходу блока, первые и вторые входы дешифратора соединены с первым и вторым управляющими входами блока, а выход дешифратора подключен к управляющим входам элементов ИЛИ группы, входы которых соединены с информационным входом блока.I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813336542A SU993262A1 (ru) | 1981-09-11 | 1981-09-11 | Устройство дл обработки информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813336542A SU993262A1 (ru) | 1981-09-11 | 1981-09-11 | Устройство дл обработки информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU993262A1 true SU993262A1 (ru) | 1983-01-30 |
Family
ID=20976259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813336542A SU993262A1 (ru) | 1981-09-11 | 1981-09-11 | Устройство дл обработки информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU993262A1 (ru) |
-
1981
- 1981-09-11 SU SU813336542A patent/SU993262A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4361868A (en) | Device for increasing the length of a logic computer address | |
US4648035A (en) | Address conversion unit for multiprocessor system | |
US3303477A (en) | Apparatus for forming effective memory addresses | |
EP0068764A2 (en) | Vector processing units | |
GB1277902A (en) | Data processing systems | |
US4296468A (en) | Address conversion unit for data processing system | |
EP0200440B1 (en) | Electronic circuit for connecting a processor to a high-capacity memory | |
ES8104591A1 (es) | Procedimiento mejorado de tratamiento de los datos de entra-da binarios de un ordenador digital | |
SU993262A1 (ru) | Устройство дл обработки информации | |
EP0214870B1 (en) | System for controlling a data transfer instruction with an extension storage device | |
EP0217479A2 (en) | Information processing unit | |
RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
US4408271A (en) | Circuit for implementing a digital computer instruction | |
GB1296966A (ru) | ||
US4890255A (en) | Data processing device for simultaneously activating and applying paraller trains of commands to memories for storing matrices | |
US3222648A (en) | Data input device | |
RU2713709C1 (ru) | Устройство преобразования информации | |
SU951315A1 (ru) | Устройство дл сопр жени процессора с многоблочной пам тью | |
SU1564633A1 (ru) | Устройство адресации оперативной пам ти | |
GB1038558A (en) | Improvements in or relating to addressing systems | |
SU618744A1 (ru) | Устройство дл первичной обработки информации | |
SU455345A1 (ru) | Устройство дл обмена информацией между внешними устройствами и основной пам тью электронной вычислительной машины | |
SU888121A1 (ru) | Устройство дл формировани исполнительных адресов | |
SU742939A1 (ru) | Устройство дл формировани адреса | |
SU947866A1 (ru) | Устройство управлени пам тью |