SU888121A1

SU888121A1 - Устройство дл формировани исполнительных адресов

Info

Publication number: SU888121A1
Application number: SU802889992A
Authority: SU
Inventors: Борис Михайлович Дворецкий; Ростислав Борисович Назьмов
Original assignee: Предприятие П/Я А-1001
Priority date: 1980-03-03
Filing date: 1980-03-03
Publication date: 1981-12-07

Description

(54) УСТРОЙСТВО ДЛЯ ФОРтФОВАНИЯ ИСПОЛНИТЕЛЬНЕЛХ

АДРЕСОВ

Изобретение относитс к вычислительной технике и предназначено дл использовани в ЦВМ работающих с относительной адресацией. Известно устройство дл формировани исполнительных адресов содер жащее регистр команд, индексные и базовые регистры в составе блока общих регистров, группы вентилей, дешифраторы поиска индексного и базового регистра , первый и второй сумматоры адреса. Недостатком этого устройства вл етс недостаточное быстродействие. . Известно также устройство дл формировани исполнительных адресов f2j, содержащее регистр команд, коммутатор блоки св зи, два сумматора, индексный регистр, регистр базового адреса. Недостатком такого устройства вл етс низкое быстродействие. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл формировани исполнительных адресов, содержащее регистр команд, индексный регистр, первый коммутатор, регистр базового адреса, первый и второй сумматоры, второй и третий коммутаторы, причем ерва группа разр дных выходов индексного регистра соединена с группой входов первого коммутатора, управл ющий вход которого соединен с первым входом записи устройства, перва группа разр дных выходов регистра базового адреса соединена с группой входов второго коммутатора, управл ющий вход которого соединен с вторым входом записи устройства, группа выходов второго коммутатора соединена с первой группой входов первого сумматора , группа разр дных выходов регистра команд соединена с первой группой входов Третьего коммутатора, управл ющий вход которого соединен с переключающим входбм устройства. 3 введены первый и второй регистры адреса, первый и второй блоки элементов ИЛИ, первый и второй блоки элементов И, причем втора группа входов третьего коммутатора соединена с первой группой разр дных выходов первого регистра адреса, с первой группой адресных выходов устройства и с группой выходов первого блока элементов ИЛИ, группа выходов тре тьего коммутатора соединена с первой группой входов второго сумматора, втора группа входов которого соединена с группой выходов первого сумматора , управл ющий вход второго сумматора соединен с информационным вхо дом устройства, группа выходов второ го сумматора соединена с группой информационных входов первого регистра адреса, втора группа разр дных выходов которого соединена с второй группой адресных выходов устройства и с первой группой входов первого блока элементов ИЛИ, втора группа входов которого соединена с группой информационных входов устройства,гру па разр дных выходов второго регистра адреса вл етс третьей группой адресных выходов устройства, группа информа ционных входов второго регистра адреса соединена с группой опросных выходов устройства и с группой выходов второ го блока элементов ШШ, перва и вто ра группы входов которого соединены соответственно с группами выходов первого и второго блоков элементов И вторые группы разр дных выходов ин дексного регистра и регистра базового адреса соединены соответственно с группами входов первого и второго блока элементов И, управл ющие входы которых соединены соответственно с первым и вторым входами записи устро ства, группа выходов первого коммута тора соединена с второй группой входов первого сумматора. Структурна схема устройства приведена на чертелсе. Устройство содержит индексный регистр 1 регистр 2 базового адреса, коммутаторы 3, 4, сумматоры 5,6, коммутатор 7, регистры 8,9 адреса, регистр 10 команд, блоки элементов ИЛИ 11,12,блоки элементов И 13,14 входы 15,16 записи устройства, переключающий вход 17 устройства, информационный вход 18 устройства, группу информационных входов 19 устройства , группу адресных выходов 20, 1 , 4 21,22 устройства, группу опросных выходов 23 устройства. Устройство дл формировани исполнительных адресов работает следующим образом.Пусть в регистре Ю находитс команда , содержаща относительный адрес i смещение и признаки индексировани и базировани . Тогда по сигналам, поступающим одновременно на входы 15, 16 устройства, младшие разр ды констант переадресации из регистров 1 и 2 соответственно через коммутаторы 3,4 поступают на первый и второй входы первого сумматора 5. При этом старшие разр ды констант переадресации поступают через блоки элементов И 13,14 на первую и вторую группы входов второго блока элементов ИЛИ 12 соответственно, где происходит поразр дное логическое сложение. Далее информаци с группы выходов блока элементов ИЛИ 12 через группу выходов 23 устройства поступает в устройство управлени ЦВМ дл вы влени конфликтных ситуаций типа операнд и команда наход тс в одном физическом модуле пам ти или физический модуль пам ти монополизирован другим абонентом системы, имеющим высший приоритет и т.п. Одновременно результат арифметического сложени с группы выходов сумматора 5 поступает на первую группу входов сумматора б, на вторую группу входов которого через коммутатор 7 из регистра 10 поступает относительный адрес . Окончательно сформированный исполнительный адрес на группе выходов сумматора 6 к па группе выходов блока элементов ИЛИ 12 фиксируетс в регистрах 8, 9 соответственно, и на группе адресных выходов 20,21,22 устройства по вл етс исполнительньи адрес. Если в регистре 10 находитс команда , содержаща лишь один из признаков переадресации, например признак индексировани , то управл ющий сигнал поступает только на вход 15 устройства , разреша прохождение кода младщих разр дов регистра 1 через коммутатор 3, а код старших разр дов через блок элементов И 13 соответственно на первую группу входов сумматора 5 и первую группу входов блока элементов ИЛИ 12.

5

При этом на группе выходов коммутатора 4, на группе выходов блока элементов И 14 присутствуют сигналы логического нул .

Сумматор 6 осуществл ет арифмети- ческое сложение кода младших разр дов регистра 1 с нулем, соответственно блок элементов ИЛИ 12 осуществл ет логичеЬкое сложение кода старших разр дов регистра 1 с нулем,

Таким образом, значение индекса по вл етс на выходах сумматора 5 и блока элементов 1ШИ 12 без изменени

Далее в сумматоре 6 происходит арифметическое сложение значени младших разр дов индекса и относительно адреса (смещени , поступающего из регистра О через коммутатор 7 на вторую группу входов сумматора 6, после чего сформированный адрес фиксируетс в регистрах 8, 9.

Аналогично работает устройство, когда в команде присутствует лишь один признак базировани . В этом случае управл ющий сигнал поступает только на вход 16 устройства, подключа коммутатор 4 и блок элементов И |4.

При отсутствии в команде признаков переадресации управл ющие сигналы по входам 15,16 устройства не поступают , тем самым обеспечиваютс уровни логического нул на выходах коммутаторов 3,4 и блоков элементов И 13, Г4 соответственно,на выходах сумматор 5 и блока элементов ИЛИ 11,а в сумматоре 6 происходит арифметическое сложение адреса,записанного в команде с нулем. В данном случае исполнительный адрес совпадает с адресом,записанным в команде,а номер физического модул пам ти - нулевой.

Рассмотрим работу устройства, когда требуетс наращивать исполнитель- ный адрес на фиксированную величину, кратную 2п,,1,2...,К

В этом случае подаетс потенциальный сигнал на вход 17 устройства, под действием которого происходит перекхпочение направлений коммутатора 7, таким образомJчто на второй вход сумматора 6 подключаетс выход регистра 8 старшими разр дами непосредственно , а младшими К - разр дами через блок элементов ИЛИ 11.

При этом на первую группу входов сумма.тора 6 с группы выходов сумматора 5 поступает сигнал логического ну121 4

:л , так как отсутствуют управл ющие сигналы по входам 15 и 16 устройства

Пусть, например,, требуетс увеличить содержимое регистра 8 на единицу (). В этом случае по входу 18 устройства на сумматор 6 подаетс сигнал входного переноса, В сумматоре 6 происходит арифметическое сложение значени регистра 8 с сигналом входного переноса, а на его группе выходов по вл етс новое, увеличенное на единицу значение, которое фиксируетс в регистре 8 и т.д. до тех пор, пока в регистре 8 не сформируетс заданное значение.

Если необходимо осуществл ть циклическое наращивание значени регистра 8 на величину 2( ), то дополнительно по группе информационных входов 19 устройства подаетс код 00...001, тем самым на выход элемента ИЛИ младшего разр да блока элементов ИЛИ 11 нав зьшаетс сигнал логической единицы. При сложении значени регистра 8 с сигналом входного переноса произойдет трансл ци сигнала переноса через младший раз; д в вОседний более старший разр д, и на вькоде сумматора b по витс новое значение, теперь уже увеличенное на величину 2.

При этом, если старое значение младшего разр да регистра 8 было единица , то при фиксации первого результата сложени оно изменитс на нуль, что должно, если это необходимо, учитьшатьс в устройстве управлени .

Аналогично , если необходимо реализировать продвижение значени регистра -8 адреса на величину 4, то на группу входов 19 подаетс код 00...01 если на величину 8, то на группу входов 19 подаетс код 00...0111 и так далее.

При необходимости продвижени значени регистра 8 с максимальным шагом на группу входов 19 подаетс код 1 П ... 1 11 .

ч--V

к

Таким образом, в предлагаемом устройстве сокращено врем формировани старших разр дов адреса за счет отсутстви сумматоров в старших разр дах и тем самым повышено быстродействие устройства.

Claims

Формула изобретени Устройство дл формировани испоЛ нительных адресов, содержащее регистр 7 команд, индексный регистр, первьш ком мутатор, регистр базового адреса, пер вый и второй сумматоры,второй и третий коммутаторы, причем перва группа разр дных выходов индексного регис тра соединена с группой входов первого коммутатора, управл ющий вход которого соединен с первым входом записи устройства, перва группа разр дных выходов регистра базового адреса соединена с группой входов второго коммутатора, управл ющий вход которого соединен с вторым входом записи уст-г .ройства,группа выходов второго коммутатора соединена с первой группой входов первого сумматора, группа разр дных выходов регистра команд соединена с первой группой входов третьего коммутатора , управл ющий вход которого соединен с переключающим входом устройства ,о тличающеес тем,что, с целью повышени быстродействи ,оно содержит первый и второй регистры . адреса, первый.и второй блоки элементов ИЛИ, первый и второй блоки элементов И, причем втора группа входов третьего коммутатора соединена с первой группой разр дных выходов первого регистра адреса, с первой группой адресных выходов устройства и с группой выходов первого блока элементов ИЛИ,, группа выходов третьего коммутатора соединена с первой грзшпой входов второго сумматора, втора группа входов которого соединена с группой выходов первого сумматора , управл ющий вход второго сумма . тора соединен с информационным вхо1 . 8 дом устройства, группа выходов второго сумматора соединена с группой информационных входов первого регистра адреса, втора группа разр дных выходов -которого соединена с второй группой адресных выходов устройства и с первой группой входов первого блока элементов ИЛИ, втора группа входов которого соединена с группой информационных входов устройства, группа разр дных выходов второго регистра адреса вл етс третьей группой адресных выходов устройства, группа информационных входов второго регистра адреса соединена с группой опросных выходов устройства и с группой выходов второго блока элементов ИЛИ, перва и втора группы входов которого соединены соответственно с группами выходов первого,и второго блоков элементов И, вторые группы разр дных выходов индексного регистра и регистра базового адреса объединены соответственно с группами входов первого и второго блоков элементов И, управл ющие входы которых соединены соответственно с первым и : вторыми входами записи устройства, группа выходов первого коммутатора соединена с второй грзшпой входов первого сумматора. Источники информации, прин тые во внимание при экспертизе 1.Карцев М, А. Архитектура ЦВМ. М., Наука, 1978, с. 148, рис. 2-16.
2.Авторское свидетельство СССР № 431516, кл. G 06 F 9/20, 1972 (прототип ) .

IS

18

//

-о

fO

ts

о-

т

IS

ч

/77