SU932615A1 - Коммутирующее устройство - Google Patents

Description

(5) КОММУТИРУЩЕЕ УСТРОЙСТВО

Изобретение относитс  к автоматик и коммутационной технике. Известны коммутирующие устройства , содержащие матричный коммутатор, счетчик, дешифратор, блоки пам ти, регистры Недостаток известного устройства низка  надежность функционировани . Наиболее близким к предлагаемому по технической сущности  вл етс  ком мутирующее устройство, содержащее матричный коммутатор, выходы которого соединены с выходными шинами, а. кажда  группа управл ющих входов под ключена к выходам соответствующего дешифратора адресов выходных шин, входы которого соединены с информационными входами одноименного блока пам ти и выходами одноименного регис ра, перва  и втора  группы.информационных входов которого подключены соответственно к первой группе адрес ных шин и выходам соответствующего блока пам ти, а управл ющий вход соединен с одноименной основной управл ющей шиной, при этом втора  группа адресных шин подключена к разр дным входам основного счетчика, счетный вход которого соединен с дополнительной управл ющей шиной, а выходы через дешифратор адресов блоков пам ти - с адресными входами блоков пам ти 2. К недостатку известного устройства относитс  низка  надежность функционировани . Цель изобретени  - повышение надежности коммутирующего устройства. Указанна  цель достигаетс  тем, что вкоммутирующее устройство, со держащее матричный коммутатор, выходы которого соединены с выходными шинами, а кажда  группа управл ющих входов подключена к выходам соответствующего дешифратора адресов выходных шин, входы которого соединены с информационными входами одноименного блока пам ти и выходами одноимен393261

ного регистра, перва  и втора  группы информационных входов которого подключены соответственно к первой группе адресных шин и выходам соответствующего блока пам ти, а управ- $ л ющий вход соединен с одноименной основной управл ющей шиной, при этом втора  группй адресных шин подключена к разр дным входам основного счетчика , счетный вход которого соединен ю с дополнительной управл ющей шиной, а выходы через дешифратор адресов блоков пам ти - с адресными входа )ми блоков пам ти, введены дополнительные счетчики, дешифраторы адре- 15 сов входных шин и линейные коммутаторы , информационные входы которых соединены с информационными входными шинами , выходы - с информационными входами матричного коммутатора,а управл ющие 20 входы каждого из них подключены к выходам COOTветствущего дешифратора адресов информационных входных шин, входы каждого из которых подключены к выходам одноименного дополнительного 2$ счетчика, счетный вход которого соединен с выходом дополнительного разр да одноименного регистра, разр дные входы - с третьей группой адресных шин, а управл ющий вход подключен к соответствующей шине дополнительной группы.

На чертеже приведена блок-схема коммутирующего устройства.

Устройство содержит матричный ком-35 мутатор 1, выходы которого соединены с выходными шинами 2, а кажда  группа управл ющих входов подключена к выходам соответствующего дешифратора 3 адресов выходных шин 2, входы которого соединены с информационными входами одноименного блока i пам ти и выходами одноименного регистра 5, перва  и втора  группы информационных входов которого подключены соответ- ственно к группе адресных шин 6 и выходам соответствующего блока k пам ти , а управл ющий вход соединен с одноимённой управл ющей шиной 7; группа адресных шин 8 подключена к 50 разр дным входам счетчика 9, сметный вход которого соединен с управл ющей шиной 10, а выходы через дешифратор 11 адресов блоков k пам ти с адресными входами блоков k пам ти; 55 линейные коммутаторы 12, информационные входы которых соединены с информационными входными шинами 13,вы54

ходы - с информационными входами матричного коммутатора 1, а управл ющие входы каждого из них подключены к выходам соответствующего дешифратора 1А адресов информационных входных шин 13, входы каждого из которых подключены к выходам одноименного счетчика 15, счетный вход которого соединен с выходом дополнительного разр да одноименного регистра 5, разр дные входы - с группой адресных шин 16, а управл ющий вход подключен к соответствующей управл ющей шине 17 дополнительной группы.

Коммутирующее устройство функционирует следующим образом.

Перед началом работы в блоках 4 пам ти через адресные шины 6 и регистры , 5 осуществл етс  ввод программы коммутации, состо щей из адресов выходных шин 2. Кажда   чейка блока |пам ти содержит в коде адреса выходн ;шин 2 дополнительный разр д.Адресаци   чеек блоков пам ти производитс  с помощью дешифратора 11 и счетчика 9, в который или предварительно вводитс  адрес через адресные шины 8, или увеличиваетс  значение счетчика 9 на единицу сигналом, подаваемым по управл ющей шине 10. В счетчики 15 ввод тс  через адресные шины 16 начальные коды адресов информационных входных шин 13, а в счетчик 9 засылаетс  начальный код адреса  чеек блоков k пам ти.

Claims (2)

1. Затем по сигналу управлени  производитс  одновременное считывание адресов выходных шин 2 из  чеек блоков пам ти, соответствующих адресу счетчика 9, и осуществл етс  подключение тех информационных входных шин 13 через линейные коммутаторы 12 к матричному коммутатору 1, адреса которых хран тс  в счетчиках 15. Считанные коды адресов выходных шин 2 поступают в регистры 5 и через дешифраторы 3 управл ют подключением выходов линейных коммутаторов 12 с помощью матричного коммутатора 1 к требуемым выходным шинам 2. Если дополнительный разр д кода адреса выходных шин 2, хран щийс  в регистре 5, равен нулю, то код адреса в счетчике 15 не измен етс ; если дополнительный разр д равен единице , то к началу считывани  адресов выходных шин 2 следующих  чеек блоков А пам ти код адреса в счетчике 15 увеличиваетс  на единицу. Таким образом, введение дополнительных счетчиков, дешифраторов и линейных коммутаторов позвол ет повысить надежность предлагаемого коммутирующего устройства по сравнению с известным. Формула изобретени  Коммутирующее устройство, содержащее матричный коммутатор, выходы кото рого соединены с выходными шинами, а кажда  группа управл ющих входов подключена к выходам соответствующего дешифратора адресов выходных шин,входы которого соединены с информационными входами одноименного блока пам ти и выходами одноименного регистра, перва  и втора  группы информационных входов которого подключены соответственно к первой группе адресных шин и выходам соответствующего блока пам ,|ги, а управл ющий вход соединен с одноименной основной управл ющей шиной при этом втора  группа адресных шин подключена к разр дным входам основного счетчика, счетный вход которого соединен с дополнительной уп1равл ющеи шиной, а выходы через дешифратор адресов блоков пам ти - с адресными в(одами блоков пам ти, отличающеес  тем, что, с целью повышени  надежности, в него введены дополнительные счетчики, дешифраторы адресов входных шин и линейные коммутаторы, информационные входы которых соединены с информационными входными шинами, выходы - с информационными входами матричного коммут трра , а управл ющие входы каждого из них подключены к выходам соответствующего дешифратора адресов информационных входных шин, входы каждого из которых подключены к выходам одноименного дополнительного счетчика, счетный вход которого соединен с выходом дополнительного разр да одноименного регистра, разр дные входы с третьей группой адресных шин, а управл ющий вход подключен к соответствующей управл ющей шине дополнительной группы. Источники информации, прин тые во внимание при экспертизе 1.Патент Великобритании If 1392176, кл. G А, 1975.
2. 2.Авторское свидетельство СССР по за вке № 2822786,кл.Н 03 К 17/0, 1380 (прототип).