SU760072A1

SU760072A1 - Устройство обмена 1

Info

Publication number: SU760072A1
Application number: SU772542782A
Authority: SU
Inventors: Andrej A Avdyukhin; Vitalij N Alekseev; German P Gardymov; Leonid A Gritsuk; Aleksej P Guldenbalk; Vladimir G Kolosov; Ninel Kolosova; Mikhail P Kuleshov; Aleksandr S Lopatin; Iosif L Tukkel
Original assignee: Andrej A Avdyukhin; Vitalij N Alekseev; German P Gardymov; Leonid A Gritsuk; Aleksej P Guldenbalk; Vladimir G Kolosov; Ninel Kolosova; Mikhail P Kuleshov; Aleksandr S Lopatin; Iosif L Tukkel
Priority date: 1977-11-01
Filing date: 1977-11-01
Publication date: 1980-08-30

Description

Изобретение относится к вычислительной технике, в частности к вычислительным устройствам (ВУ) для управления технологическими процессами.

В известных управляющих ЦВМ обмен с внешними устройствами ВУ, непосредственно взаимодействующими с объектами, реализуется с помощью буферных регистров связи с ВУ [1 ]. г

Известны также устройства, в которых для упрощения аппаратуры и согласования во времени работы основного вычислительного устройства и операций обмена с ВУ управление обменом производится специальным процессором [2].

К недостаткам этих устройств относятся сложность структурной схемы, большое число аппаратурных регистров, необходимость специальных команд обмена информаций между объектом и управляющей ЦВМ.

Наиболее близким техническим решением к изобретению является устройство, содержащее накопитель с адресными и информационными шинами, дешифратор адреса, подключенный своими выходами к адресным шинам накопителя, регистр адреса, выходы которого подключены через ключи ко входам

2

дешифратора адреса, блок усилителей считывания, выходы которого подсоединены к числовой магистрали, а также через ключи и регистр записи — к информационным шинам записи накопителя, группы ключей коммутации, подключенные к внешним устрой⁵ ствам, содержащим динамическую память, распределители, каждый из которых представляет собой счетчик, выходы которого через ключи подсоединены к дешифратору, причем входы счетчика и соответствующих

,0 ключей объединены и образуют вход распределителя, а выходы дешифратора являются выходами распределителя, которые подсоединены к управляющим входам ключей коммутации, блок управления, выходы которого соединены с входами распредели¹⁵ телей [3].

Недостатками указанного устройства являются большие аппаратурные затраты на автономный распределитель, ограниченные возможности адресации ВУ, необходи2,5 мость иметь в списке команд ЦВМ специальную команду записи информации в группу ячеек, а также невозможность приема информации от внешних источников в режиме приостанова.

760072

- '3' ' ' '

Цель изобретенияупрощение устройства.

Указанная цель достигается тем, что в известное устройство, содержащее блок управления, и распределителей сигналов, регистр адреса, блок памяти, дешифратор адреса, первый элемент ИЛИ, η групп элементов И, η блоков сопряжения, блок элементов И, два элемента И, регистр записи, -'усилитель считывания, причем выходы первой группы блока управления подсоединены ко входам соответствующих из η распределителей сигналов, первые выходы каждого из которых, кроме последнего, подключены к первым входам "соответствующих элементов И каждой из η групп элементов И, вто" рые входы элементов И в каждой из η групп и первые входы блока элементов И соединены с выходом усилителя считывания, а

выходы—входы элементов И каждой из η групп с первыми входами—выходами соответствующих блоков сопряжения, вторые входы — выходы которых являются входами—выходами устройства, выходы второй группы блока управления подключены ко входам соответствующих распределителей сигналов, при этом выходы первой и второй групп блока управления соединены со входами первого элемента ИЛИ, выход

'" которого подключен к первому входу первого элемента И, второй вход которого соединен с выходом усилителя считывания, первый вход которого подключен к выходу блока памяти, первый вход которого подключен к выходу дешифратора адреса, а второй вход блока памяти соединен с выходом регистра записи, вход которого подключен к выходу первого элемента И, первый вход дешифратора адреса соединен с выходом второго элемента И, первый вход которого является первым входом устройства, второй вход второго элемента И соединен с выходом регистра адреса, вход которого является вторым входом устройства, второй вход блока элементов И объединён со входом последнего из η распределителей сигналов, первый выход блока элементов И подключен к первым входам элементов И последний из η групп, вторые входы которых соединены со вторым выходом блока элементов И, введен второй элемент ИЛИ, вторые выходы каждого из η распределителей сигналов подключены ко второму входу дешифратора адреса, выходы первой г'руппы блока управления соединены со входами второго элемента ИЛИ, выход которого подключен ко второму входу' усилителя считывания.

На фиг. 1 изображена блок-схема устройства. На фиг. 2 показано подключение распределителя к дешифратору адреса для случая выполнения первой ступени дешифрации в виде двух дешифраторов с памятью.

Устройство по фиг. 1 содержит блок 1

памяти с адресными и информационными

шинами, дешифратор 2 адреса, подключен4

ный своими выходами к адресным шинам блока 1 памяти, регистр 3 адреса, выходы которого через элемент И 4 подключены Ко входам дешифратора 2. Управляющий вход элемента И 4 подсоединен к выходам устройства управления ЦВМ, на фиг. Г не показанного. Имеется усилитель 5 считывания, выходы которого подключены к числовой магистрали 6, а также через элемент И 7 — ко входам регистра 8 записи, выходы которого подключены к информационным шинам записи блока 1 памяти. Устройство содержит также распределители 9, состоящие из счетчика 10, выходы которого подключены через элементы И 11 к дешифратору 12. Выходы элементов И 11 распределителей 9 сигналов подключены также ко входам дешифратора 2 адреса. Управляющие входы счетчиков 10 и элементов И 11 объединены и образуют входы распределителей 9 сигналов, которые подключены к выходам блока 13 управления. На фиг. 1 выходы 14 блока управления 13 подключены ко входам распределителей, управляющих приемом сигналов с ВУ-источников, а выходы 15 блока 13 — ко входам распределителей, управляющих выдачей сигналов на ВУ-приемники.

Выходы объекта 16 подсоединены к блоку 17 сопряжения, объединяющему одну группу внешних устройств — источников информации. Выходы ВУ из блока 17 сопряжения подключены к информационным входам элементов И η групп 18, выходы которых подключены к числовой магистрали 6. Управляющие входы элементов И подсоединены к выходам соответствующего данной группе ВУ распределителя 9. Ко входам объекта 16 подключены выходы ВУ-приемников информации, объединенных на фиг. 1 в блоки 19 сопряжения. Входы этих ВУ подключены к элементам И 20, 21. Одни из элементов И — на фиг. 1 элемента И 20 — своими информационными входами подключены непосредственно к числовой магистрали 6, причем управляющие входы элементов И 20 соединены с выходами того из распределителей 9, который соответствует данной группе ВУ. Другие элементы И — на фиг. 1 элементы И 21 — своими входами подключены к первым выходам 22 блока элементов И 23 группы ВУ, входы которого соединены с числовой магистралью 6. Управляющие входы элементов И 21 подсоединены ко вторым выходам 24 блока элементов И 23.

Управляющий вход последнего соединен со входом распределителя 9 или, что то же самое, с выходом блока 13 управления, соответствующего данной группе ВУ. Выходы 14 блока 13 управления, соответствующие работе устройства на прием информации, подключены ко входам элемента ИЛИ 25, выход которого подсоединен к запрещающему входу усилителя 5 считывания. Все

5

760072

6

выходы блока 13 подключены на вход элемента ИЛИ 26, выход которого соединен с управляющим входом элементов И 7.

Для устройств, использующих в качестве дешифратора адреса накопителя неодноступенчатый дешифратор, первая ступень которого выполнена в виде двух дешифраторов с памятью, цель изобретения может быть достигнута более эффективно путем соединений, показанных на фиг. 2. Дешифратор 2 адреса имеет первую ступень 27 дешифрации, входы которой подключены к выходам регистра 3 адреса, а выходы — ко входам второй ступени 28 дешифрации, причем первая ступень 27 дешифрации состоит из двух дешифраторов 29. Распределитель 9 на фиг. 2 состоит из двух распределителей 30, имеющих взаимно простые числа тип выходов. Выходы каждого из распределителей 30 подключены ко входам второй ступени дешифрации, причем т выходов одного из распределителей подключены параллельно выходам первого из дешифраторов 29, а п выходов другого распределителя 30 —- ко входам второй ступени 28 дешифрации параллельно выходам второго из дешифраторов 29. Вторая ступень 28 дешифрации может в свбю очередь иметь несколько ступеней.

Работа устройства по фиг. 1 начинается с момента появления сигнала на одном из выходов блока 13 управления. Появление любого из выходных сигналов блока 13 вызывает приостанов работы управляющего устройства ЦВМ, причем управляющий сигнал для этого можно взять с выхода элемента ИЛИ 26. Допустим, появился сигнал на одном из выходов 14 блока 13, сосответствующего группе 17 ВУ. По этому сигналу, во-первых, изменяется состояние счетчика 16, определяющее адрес ячейки блока памяти, к которой производится обращение, во-вторых, этот адрес очередной ячейки вводится в дешифратор 2 для считывания ячейки, а также в дешифратор 12 для коммутации выходов опрашиваемого источника информации из группы 17, 18 на числовую магистраль 6. Считывание ячейки по адресу из счетчика 10 через дешифратор 2 в рассматриваемом случае происходит обнуление данной ячейки, так как появление сигналов на выходе усилителя 5 блокируется путем подачи запрещающего сигнала с выхода элемента ИЛИ 25, объединяющего выходы 14 блока 13, соответствующие работе на прием информации. Сигналом с элемента ИЛИ 26 открывается элемент И 7, благодаря чему информация, поступающая от выбранного источник^, записывается в регистр 8, а в следующем такте записывается в блок памяти в обнуленную ячейку. На этом работа устройства по приему информации заканчивается.

Вывод информации на ВУ-приемники, например, через элементы И 20 происходит

с той лишь разницей, что выход элемента ИЛИ 25 не' возбуждается и информация с выходов усилителя 5 поступает как на регистр 8, так и на приемники информации через один из элементов И 20.

Адресация ВУ может производиться также с помощью разрядов, специально для этого отведенных в слове, выбираемом из блока памяти, которое имеет два разрядных поля — информационное, поступающее с выходов 22 блока элементов И 23 на информационные входы элементов И 21, и управляющие, каждый разряд которого подключен к управляющему входу соответствующего элемента И 21. Группа элементов И 23 управляется с выхода блока 13, соединенного со входом соответствующего распределителя 9, причем данный распределитель может, не иметь в своем составе дешифратора, что упрощает его схему. В этом случае при выводе информации на ВУ открывается элемент И 23, один из элементов И 21 и информация поступает на одно из ВУ. Таким образом, адресация ВУ по желанию пользователя может изменяться путем изменения информации в управляющем поле разрядов соответствующей ячейки.

На фиг. 1 с помощью элементов И 21, 23 и соединений 22, 24, показана возможность гибкой адресации ВУ-приемников информации. Однако очевидно, что аналогичная коммутация возможна и для устройств-источников.

Работа устройства по фиг. 2 имеет следующие особенности. Входной сигнал распределителя 9 с выхода блока 13 подается одновременно на входы пары распределителя 30, имеющих тип выходов. Так как информация на выходе пары распределителей 30 представлена в том же коде, что и на выходе первой ступени 27 дешифратора 2 адреса, состоящей из пары дешифраторов 29, то йыходы распределителей 30 можно подключить прямо ко входам второй ступени 28 параллельно выходам первой ступени дешифрации. Так как тип — числа взаимно простые, τό распределитель 9 обеспечивает адресацию ячеек блока памяти. Такое включение позволяет упростить схему распределителя 9, а также использовать дешифраторы 29 первой ступени дешифратора для хранения информации во время обмена, что облегчает организацию режима приостанова. Кроме того, в случае небольшого количества ВУ в группе, соответствующей данному распределителю, целесообразно пару распределителей заменить одним (η = 1, число ВУ, равное т >1), что еще более упрощает схему.

Claims

Формула изобретения

Устройство обмена, содержащее блок управления, п распределителей сигналов, регистр адреса, блок памяти, дешифратор

,-.·-Γ>ί-;-—.

,-5Дё.г.^Т:

760072

7 8

адреса, первый элемент ИЛИ, η групп элементов И, η блоков сопряжения, группу' элементов И, два элемента И, регистр записи, усилитель считывания, причем первая группа выходов блока управления подсоединена ко входам соответствующих п распределителей сигналов, первые выходы каждого ^ίиз которых, кроме последнего, подключены к первым входам соответствующих элементов И каждой из и групп элементов И, вторые входы элементов И в каждой из η групп и первые входы группы элементов И соедй- _ί0йены с выходом усилителя считывания, а выходы' элементов И каждой из η групп соединены с первыми входами—выходами соответствующих блоков сопряжения, вторые входы—выходы которых являются входами—выходами устройства, вторая группа В выходов блока управления, подключена ко входам соответствующих распределителей сигналов, при этом первая и вторая группы зыходов блока управления соединены со входами первого элемента ИЛИ, которого подключен к первому входу первого элемента И, второй вход которого соединен с выходом усилителя считывания, первый вход которого соединен с выходом блока памяти, первый вход которого подключен к выходу дешифратора адреса, а второй и вход блока памяти соединен с выходом регистра записи, вход которого подключен

к выходу первого элемента И, первый вход дешифратора адреса соединен с выходом второго элемента И, первый вход которого является первым входом устройства, второй вход второго элемента И соединен с выходом регистра адреса, вход которого является вторым входом устройства, второй вход блока элементов И объединен со входом последнего из п распределителей сигналов, первый выход блока элементов И подключен к первым входам элементов И последней из η групп, вторые входы которых соединены со вторым выходом блока элементов И, отличающееся тем, что, с целью упрощения устройства, в него введен второй элемент ИЛИ, вторые выходы каждого' из п распределителей сигналов подключены ко вторЬ'йу входу дешифратора адреса, выходы первой группы блока управления соединены со входами второго элемента ИЛИ, выход которого подключен ко второму входу усилителя считывания.