SU760076A1

SU760076A1 - Устройство для сопряжения1

Info

Publication number: SU760076A1
Application number: SU782628668A
Authority: SU
Inventors: German A Krylov; Evgenij N Filinov; Leonid M Lengnik; Aleksej B Entin; Aleksandr A Minaev; Aleksandr Berezenko; Lev N Koryagin
Original assignee: Inst Elektronnykh Upravlyayush
Priority date: 1978-06-09
Filing date: 1978-06-09
Publication date: 1980-08-30

Description

Изобретение относится к области вычислительной техники и может найти применение в вычислительных системах для сопряжения ЭВМ с периферийными устройствами.

Известны устройства для сопряжения ЦВМ с внешними устройствами, содержащие блок анализа, регистр связи, блок адреса, блок модификации адресов, регистры управляющих слов и буферный блок, выполняющие функции сопряжения центрального процессора с внешними устройствами [1].

Недостаток известных устройств заключается в их сложности.

. Наиболее близким к предлагаемому изобретению по сущности технического решения является устройство для сопряжения ЭВМ с периферийными устройствами, содержащее процессор, соединенный через системную магистраль с первой группой приемников-передатчиков, периферийные устройства, соединенные через внешнюю магистраль с второй группой приемников-передатчиков, выходы которых через коммутатор и входной буфер подключены к входу стеновой памяти, выходной буфер, соединенный с входами приемников-передатчиков первой

2

и второй групп, блок управления памятью и блок переполнения^!.

Недостатком этого устройства является его сложность и большие аппаратурные затраты.

Цель изобретения состоит в сокращении аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее блок связи с системной магистралью, группа входов-выходов которого является первой группой входов10 выходов устройства, блок связи с внешней магистралью, группа входов-выходов которого является второй группой входов-выходов устройства, блок управления, блок выходной буферной памяти и блок коммутации, первый и второй входы которого подключены ¹⁵ соответственно к выходам блока связи с системной магистралью и блока связи с внешней магистралью,' вход которого соединен с выходом блока выходной буферной памяти, управляющие входы-выходы блоков 20 связи с системной и внешней магистралью, блока выходной буферной памяти и блока коммутации соединены с соответствующими входами-выходами блока управления, введены блок оперативной памяти, блок де760076

3

шифрации адреса и блок модификации адреса, причем первые входы блока дешифрации адреса и блока модификации адреса являются соответственно первым и вторым адресными входами устройства, вторые входы соединены с соотвётствующими выходами блока управления, а выходы подключены соответственно к первому и второму входам адреса блока оперативной памяти, вход которой соединен с выходом блока коммутации, выход — с входами блока выходной буферной памяти, блока связи с системной магистралью и блока управления, а входвыход — с соответствующим . входом-выходом блока управления.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — функциональная схема примера исполнения блока модификации адреса; на фиг. 3 — временная диаграмма работы блока модификации адреса.

Устройство содержит процессор 1, системную магистраль 2, блок 3 связи с системной магистралью, внешнюю магистраль 4, блок 5 связи с внешней магистралью, блок 6 оперативной памяти, блок 7 коммутации, блок 8 управления, блок 9 выходной буферной памяти, блок 10 дешифрации адреса, блок 11 модификации адреса, адресные входы 12 и 13 блока 6 оперативной памяти.

Блок 11 модификации адреса, содержит триггеры 14 и 15 и элементы И-НЕ 16—18, соединенные с первым и вторым тактовыми входами 19 и 20, вход 21 записи слова данных и вход 22 записи управляющего слова. Выход 23 блока 15 соединяется с входом управления запись-чтение блока 6, выход 24 — с выходом одного из разрядов адреса блока 6.

На фиг. 3 обозначены график 25 первой тактовой последовательности на входе 19, график 26 второй тактовой последовательности на входе 20, график 27 напряжения на входе 21, низкий уровень которого указывает на запись слова данных, график 28 напряжения на входе 22, низкий уровень которого указывает на запись слова управления, график 29 напряжения на выходе элемента И-НЕ 16,'график 30 напряжения на выходе элемента И-НЕ 17, график 31 напряжения на выходе 24, график 32 напряжения на выходе 23.

Устройство работает следующим образом.

Информация из процессора .1 по системной магистрали 2 поступает на входы-выходы блока 3, которые направляют ее через блок 7 коммутации в блок 6, где она записывается в ячейки, адреса которых определяются блоком 10. Аналогично в блок 6 могут быть записаны данные, поступающие по внешней магистрали 4 от внешних устройств. Блок 11 получает по системной магистрали 2 признак того, что информация, поступающая в блок 6, является управляющим словом. Таким уведомлением может

4

быть например, тактовая последовательность, если передача слов управления и данных осуществляется в режиме разделения времени, но может быть и передача признака управляющего слова по специальной линии или группе линий.

Пример функциональной схемы блока 11 модификации адреса показан на фиг. 2, причем в данном примере была принята следующая последовательность обращения к блоку 6. В начале цикла всегда производится чтение управляющего слова, затем в этом же цикле может производиться одно из трех действий: запись управляющего слова, запись слова данных или чтение слова данных.

Основная тактовая последовательность, поступающая на вход 19, имеет форму, показанную на графике 25 (фиг. 3). Показано 3 тактовых периода. В первом периоде из системной магистрали 2 поступает информация, соответствующая записи слова данных во второй части цикла, во втором периоде информация соответствует записи управляющего слова, а в третьем — чтение слова данных. Соответственно, в первом периоде по входу 21 приходит сигнал низкого уровня о записи слова данных. Во втором периоде по входу 22 приходит сигнал низкого уровня. о записи слова управления, в третьем периоде по входам 21 и 22 приходят сигналы высоких уровней, означающие, что должно произойти чтение слова данных. Эти сигналы действуют во время последних двух третей периода такта (график 25), в первую треть этого такта всегда происходит чтение управляющего слова. Тактовая последовательность по входу 20 (график 26) имеет в 3 раза большую частоту. Считается, что переключающее воздействие на триггеры 14 и 15 оказывает середина положительного фронта.

Отрицательная часть такта (график 25) поступает на входы К и 5 триггеров 14 и 15, устанавливая их в «0» и «1» соответственно. При этом с выхода триггера 15 на вход 23 поступает сигнал высокого уровня (чтение). На выходе 24 сигнал высокого уровня (управляющее слово) обусловлен низким уровнем выхода триггера 14, подаваемым на вход элемента И_;НЕ 18.

Во второй и третьей части такта в первом периоде по входу 21 поступает сигнал низкого уровня (график 27), по входу 22 — высокого уровня (график 28). На входе элемента И-НЕ 17 имеется сигнал высокого уровня, поэтому после установки триггера 14 в «1» на входе ϋ триггера 15 установится низкий уровень, который следующим (третьим устанавливающим фронтом (график 26) обеспечит установку в «0» триггера 15. Следовательно, в третьей части такта появляется сигнал «запись» (низкий уровень) на выходе 23. Высокий уровень по входу 22 совместно с высоким уровнем на выходе триггера 14 обеспечивают на второй части такта низкий уровень на выходе 24, что

760076

соответствует изменению адреса для перехода к слову данных.

Во втором периоде по входу 21 поступает сигнал высокого уровня, а по входу 22 — низкого уровня. Это сочетание обеспечивает в третьей части такта низкий уровень на _?выходе 23, что соответствует сигналу «запись». Низкий уровень сигнала на входе 22 обеспечивает высокий уровень на выходе элемента И-НЕ 18 и соответственно выдачу на выходе 24 сигнала, соответствующего управляющему слову. ίο

В третьем периоде по входам 21 и 22 поступают сигналы высокого уровня. Элемент И-НЕ 17 закрывается низким уровнем с выхода элемента И-НЕ 16. Триггер 15 в течение всего периода остается в состоянии «1» и выдает сигнал высокого уровня ¹³на выходе 23 (чтение). После возвращения триггера 14 в состояние «1», элемент И-НЕ закрывается и на выходе 24 появляется сигнал низкого уровня (слово данных).

Таким образом, устройство получает ₂₀возможность накопления и быстрой выборки управляющих слов, обеспечивает возможность автономной работы его с несколькими периферийными устройствами и позволяет сократить необходимое для его работы оборудование, поскольку регистры для хранения 25 управляющих слов заменяются ячейками оперативной памяти.

Claims

Формула изобретения

Устройство для сопряжения, содержащее блок связи с системной магистралью, группа входов-рыходов которого является первой

группой входов-выходов устройства, блок связи с внешней магистралью, группа входоввыходов которого является второй группой входов-выходов устройства, блок управления, блок выходной буферной памяти и блок коммутации, первый и второй входы которого подключены соответственно к выходам блока связи с системной магистралью и блока свйзи с внешней магистралью, вход которого соединен с выходом блока выходной буферной памяти, управляющие входывыходы блоков связи с системной и внешней магистралью, блока выходной буферной памяти и блока коммутации соединены с соответствующими входами-выходами блока управления, отличающееся тем, что, с целью сокращения аппаратурных затрат, в’ устройство введены блок оперативной памяти, блок дешифрации адреса и блок модификации адреса, причем первые входы блока дешифрации адреса и блока модификацииадреса являются соответственно первым и вторым адресными входами устройства, вторые входы соединены с соответствующими выходами блока управления, а выходы подключены соответственно к первому и второму входам адреса блока оперативной памяти, вход которой соединен с выходом блока коммутации, выход — с входами блока выходной буферной памяти, блока связи с системной магистралью и блока управления, а вход-выход — соответствующим входом-выходом блока управления.