SU1488815A1

SU1488815A1 - Устройство для сопряжения источника и приемника информации

Info

Publication number: SU1488815A1
Application number: SU874332746A
Authority: SU
Inventors: Sergej V Fedoseev; Valerij A Batrakov
Original assignee: Sergej V Fedoseev; Valerij A Batrakov
Priority date: 1987-10-21
Filing date: 1987-10-21
Publication date: 1989-06-23

Description

Изобретение относится к автома2

тике и вычислительной технике и может найти применение в автоматизированных системах управления в качестве буферного устройства памяти.

Целью изобретения является снижение аппаратурных затрат и расширение области применения. Устройство содержит три. линии задержки, два элемента И, два.счетчика адреса, схему сравнения, два элемента ИЛИ, N инфор-: мационных регистров, входной регистр, две группы блоков элементов И, два дешифратора. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может найти применение в автоматизирован-ных системах управления в качестве буферного устройства памяти.

Цель изобретения - снижение аппаратурных затрат и расширение области применения устройства.

На чертеже приведена блок-схема устройства.

Устройство содержит входной регистр 1, блок 2 элементов И, первый элемент 3 задержки, третий элемент 4 задержки, второй элемент 5 задержки, второй элемент ИЛИ 6, первый элемент ИЛИ 7, схему 8 сравнения, счетчики 9 и 10 адреса, триггер 11, элементы И 12 и 13, блок 14 памяти (БП), содержащий второй дешифратор 15, первый дешифратор 16, блок 17 элементов ИЛИ, N информационных регистров 18, N блоков 19 элементов И второй группы, N блоков 20 элементов И первой группы, информационный вход

21 устройства, вход 22 стробирования записи, вход 23 стробирования чтения, вход 24 начальной установки, выход 25 устройства, выход 26 устройства "Готовность записи" и выход 27 устройства "Готовность чтения".

Устройство работает следующим образом.

Код, установленный на счетчике 10 адреса, определяет адрес регистра блока 14, в который записывается информация при очередном обращении к устройству в режиме записи. Код, ус-, тановленный на счетчике 9, определяет адрес регистра блока 14, из которого считывается информация при оче1редном обращении к устройству в режиме чтения.

Запросы на запись и чтение информации поступают в устройство асинхронно , поэтому в процессе работы устройства обеспечивается чтение информации только из тех регистров блока 14, в которые произведена запись.

а» 5Ц 1488815

3

1488815

4

Это достигается при выполнении '-словил непревьппения содержимым счетчика 9 содержимого счетчика 10. Если содержимое счетчика 9 стало равным содержимому счетчика 10, то на выходе несравнения схемы 8 сравнения устанавливается нулевой уровень, который через элемент ИЛИ 6 поступает на элемент И 13 и на выход 27 устройства и запрещает чтение информации.

При отсутствии сигналов чтения и записи информации во все N регистров блока 14, счетчик 10 оказывается обнуленным при переполнении после записи информации в Ν-й регистр БП. В этом случае сигнал, разрешающий чтение информации из устройства, вырабатывается при появлении сигнала переполнения счетчика 10, который переводит в единичное состояние триггер 11. (Единичный потенциал на прямом выходе ‘триггера 1 1 поступает через элемент ИЛИ 6 на вход элемента И 13 и на выход 27 устройства и разрешает прохождение управляющего сигнала чтения.

Сброс триггера 11 в исходное состояние производится после чтения информации из последнего регистра БП. При этом вырабатывается сигнал переполнения счетчика 9, который, поступая на элемент ИЛИ 7, производит действия,.аналогичные сигналу начальной установки.

Перед началом работы с помощью импульсного сигнала, поступающего на вход 24 начальной установки устройства, производится сброс счетчиков 9 и 10, регистров 18 БП и установка в исходное состояние триггера 11, при этом на выходе 26 формируется готовность записи. При сбросе в счетчики 9 и 10 заносятся нулевые коды, и вследствие·равенства содержимого этих счетчиков устанавливается нулевой уровень на выходе несравнения схемы 8 сравнения, который приводит к запрету чтения информации из устройства.

При вводе информации сигнал записи подается на вход 22 устройства и разрешает прохождение информации с входа 21 устройства через блок 2 элементов И в регистр 1 данных, с которого информационный сигнал пос- тупает на вход блоков 19 элементов И. При наличии разрешения на запись на входе элемента И 12 сигнал с его выхода поступает на вход блоков 19

элементов И. Запись информации в соответствующий регистр 18 производится при наличии разрешающего сигнала на соответствующем выходе дешифратора 15. После задержки на элементе 5 задержки на время записи информации в регистр 18 управляющий сигнал записи увеличивает содержимое счетчика 10 на единицу, вследствие чего с помощью дешифратора 15 может быть выбран следующий регистр БП.

После записи информации в последний Ν-й регистр увеличение содержимого счетчика 10 приводит к переполнению этого счетчика, и сигнал переполнения устанавливает триггер 11 в единичное состояние. Нулевой потенциал на инверсном выходе триггера 11

запрещает дальнейшую запись в устройство.

Увеличение содержимого счетчика.

10 в процессе записи информации приводит к появлению единичного уровня на выходе несравнения схемы 8 сравнения , который через элемент ИЛИ 6 поступает на вход элемента И 13 и разрешает прохождение управляющего сигнала чтения на входы элементов И блока 20.

Чтение информации производится при поступлении на вход 23 устройства управляющего сигнала чтения. При этом чтение осуществляется последовательно из регистров 18. Информационный сигнал с регистра 18 через блок 17 элементов ИЛИ поступает на информационный выход 25 устройства. После чтения информации из последнего Ν-γο регистра увеличение содержимого счетчика 9 на единицу приводит к появлению сигнала его переполнения, который, поступая на вход элемента ИЛИ 7, переводит устройство в исходное состояние ,

Claims

Формула изобретения

Устройство для сопряжения источника и приемника информации, содержащее входной регистр, блок элементов И, первый элемент задержки, первый элемент ИЛИ, первый счетчик адреса, триггер, первый дешифратор, блок элементов ИЛИ, N информационных регистров (где N - количество слов вводимой информации), N блоков элементов И первой группы, N блоков элементов И второй группы, причем первый вход первого элемента ИЛИ является входом

5 1488815 ⁶

начальной установки устройства, выход первого элемента ИЛИ соединен с входами установки первого счетчика адреса, триггера и с установочными входами N информационных регистров, первый вход блока элементов И .является информационным входом устройства, второй вход блока элементов И соединен с входом первого элемента задержки и является входом стробирования записи устройства, выход блока элементов И соединен с информационным входом входного регистра, выход которого соединен с соответствующими информационными входами N блоков элементов И первой группы, выходы которых соединены с входами данных N информационных регистров, выходы которых .соединены с информационными входами N блоков элементов И второй группы, выходы которых соединены с соответствующими входами блока элементов ИЛИ, выход которого является информационным выходом устройства, выходы первого счетчика адреса соединены с входами первого дешифратора, выходы которого соединены с-соответствующими первыми стробирующими входами N блоков элементов И второй группы, отличающееся тем, что, с целью снижения .аппаратурных затрат и расширения области применения, в устройство введены два элемента И, второй элемент ИЛИ, второй и третий элементы задержки, схема сравнения, второй счетчик адреса и второй дешифратор, причем выход первого элемента задержки соединен с первым входом первого элемента И, выход которого соединен с соответствующими первыми стробирующими входами N блоков элементов И первой группы и с входом второго элемента задержки, выход которого соединен со счетным входом второго счетчика адреса, вы5 ход переполнения которого соединен с единичным входом триггера, прямой и инверсный выхода которого соединены соответственно с первым входом вто1θ рого элемента ИЛИ и вторым входом первого элемента И, инверсный выход триггера является выходом готовности записи устройства, выход второго' элемента ИЛИ соединен с первым вхо15 дом второго элемента И, второй вход которого является входом стробирования чтения устройства, а выход второго элемента ИЛИ является выходом готовности чтения устройства, выход
2θ' второго элемента И соединен с вторыми стробирующими входами N блоков элементов И второй группы и с входом третьего элемента задержки, выход ко торого соединен со счетным входом

25 первого счетчика адреса, выход переполнения которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с установочным входом второго счетчика адреса, ин30 формационные 'выходы которого соединены с входами второго дешифратора адреса и с первой группой входов схе мы сравнения, вторая группа входов которой соединена с информационными

35 выходами первого счетчика адреса,

выход схемы сравнения соединен с вторым входом второго элемента ИЛИ, выходы второго дешифратора соединены с соответствующими вторыми стробируюдд щими входами N блоков элементов И первой группы.

1488815