SU1211735A1 - Устройство дл контрол хода программы - Google Patents

Description

I

Изобретение относитс  к вычислительной технике и может использоватьс  в цифровых вычислительных машинах дл  контрол , за ходом выполнени  программ..

Цель изобретени  - увеличение быстродействи  устройства.

Сущность изобретени  состоит в том, что предложенное устройство вы вл ет все нестационарные повторные обращени  к  чейкам пам ти в режиме Запись во всем адресном пространстве ЦВМ.

На чертеже изображена структурн схема устройс-тва.

Устройство содержит счетчик 1 генератор тактовых импульсов, группу элементов ИЗ, дешифратор 4, блок 5 пам ти, триггер 6 записи, формирователь 7 импульсов, элемент задержки, элемент И 9, элемент ИЛИ и триггер 11 маски. На чертеже .показаны шина 12 данных, шина 13 адреса управл ющие линии, вход 14 приема ареса и вход 15 записи устройства.

Группы адресных входов блока 8 пам ти и дешифратора 4 соединены с адресной шиной 13.

Устройство работает следующим образом.

В начале работы ЦВМ в программе установки устройства контрол  в исходное состо ние обнул етс  содержимое блока 5 пам ти простым пере- биранием всех адресов ЦВМ и режиме чтени .Затем начинаетс  собственно работа ЦВМ по выполнению заданий програмы пользовател . При этом возможны слзгчайные повторные записи информации в  чейки пам ти, привод щие к затиранию информации, записанной в предьщущих тактах записи.

Устройство провер ет при обращении к  чейке в режиме записи, считьга лась ли информаци , хранима  в данный момент в этой  чейке, за весь период ее хранени . Если считывание не производилось, то устройством вьщаетс  сигнал ошибки.

Цовторна  запись в  чейку без считьшани  может возникнуть в еле-- дующих случа х.

1. При зацикливании, на участке программы, на котором произошло зацикливание, есть хот  бы одна команда записи в какую-либо  чейку пам ти и отсутствует команда чтени  из этой же  чейки, тогда при

352

каждом прохождении цикла в эту  чейку производитс  запись без счи- тьгоани .

2.При сбо х, нарушающих ход вы- полнени  .программы, в результате

чего могут не выполн тьс  некоторые команды считьшани  из каких-либо  чеек пам ти, тогда при обращении к этим  чейкам в режиме записи вы- даетс  сигнал ошибки.

3.При отладке программ повторна  запись возникает при неправильной адресации к  чейкам пам ти, вызванной ошибками в программе.

Цри обращении к любой  чейке пам ти ЦВМ в блок 5 пам ти записьюа- етс , в каком режиме (записи или чтени ) происходит обмен информацией . Блок 5 пам ти хранит М бит

информации, где N -количество  чеек пам ти в ЦВМ. Каждой  чейке пам ти соответствует один бит информации блока 5 пам ти, каждый бит блока 5 находитс  в состо нии О, если

последнее обращение к данной  чейке было в режиме.чтени  , и в состо нии 1, если производилась запись. При обращении к какой-либо  чейке пам ти-ЦВМ устанавливает адрес

на магистрали, сигнал на линии 14 . Выдача адреса подтверждает вьща- чу адреса на магистрали и устанавливает триггер 6 в единичное состо ние . На входе записи чтени  блока 5 пам ти устанавливаетс  уро

вень логического О (режим чтени ). Из положительного фронта на выходе триггера 6 формирователь 7 импульсов вырабатьшает сигнал выбора кристалла дл  блока 5 пам ти. Происходит считывание бита, соответствующего  чейке, к которой обращаетс  ЦВМ. При этом возможны следующие случаи. ЦВМ обращаетс  по данному адресу в режим чтени , тогда логический О на линии 15 Запись/чтение блокирует сигнал на выходе элемента И независимо от считанного содержимого бита блока 5 пам ти. В другом случае при обращении

к данной  чейке в режиме Запись сигнал ошибки с выхода элемента И формируетс  в зависимости от того, в каком режиме Запись или Чтение ) было предыдущее обращение по данному адресу.

Через врем , определенное элементом 8 задержки, триггер 6 переходит обратно в нулевое состо ние.

3

На входе, записи/чтени  блока 5 пам ти устанавливаетс  логическа  1 (режим Запись). Из отрицательного фронта на выходе триггера 6 формирователь 7 формирует следующий импульс Выборка кристалла, ив соответствующий бит блока 5 пам ти записьшает с  О, если обращение по данному адресу бьшо в режиме Чтение, или 1, если - в режиме Запись.

Сигнал Сбой, вьздаваемый устройством , может быть программно замаскирован триггером 11 маски. Дл  этого триггер 11 маски имеет свой фиксированный адрес на магистрали ,ЦВМ. Обнаружив этот адрес на магист- рали, дешифратор 4 стробирует триггер 11 маски, записьша  в него О или 1 с щины данных 12, с которой один разр д заведен на вход тригге- ра 11 .

Если, при зацикливании не происходит повторна  запись без считьгоа- ни , тогда зацикливание вы вл етс  следующим образом.

5

Перед началом вьтолнени  програм- : мы в счетчик 1 с шины 12 данных по сигналу с дешифратора 4 заноситс  дополнительный код максимально допустимого времени выполнени  программ . Импульсы с генератора 2 временных меток поступают на счетный вход счетчика 1, увеличивают его содержимое. При переполненииiсчетчика сигнал с выхода переполнени  поступает на вход устройства, сигнализиру  об ошибке.

В мультипрограммном режиме в случае прерывани  вьтолн емой программы текущее(значение времени ее выполнени  считьшаетс  со счетчика 1 через группу элементов И 3 и сохран етс  в стеке ЦВМ. После пов- торной постановки прерванной программы на счет в счетчике 1 восстанавливаетс  текущее состо ние времени выполнени  программы из стека ЦВМ, чем обеспечиваетс  правильное функционирование счетчика 1 в мультипрограммном режиме работы ЦВМ.

Cmpog адреса

ВШШПИ Заказ 641/53 Тираж 673 Подписное

Филиал ШШ Плтент, г. Ужгород, ул.Проектна ,4

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА ПРОГРАММЫ, содержащее счетчик, генератор тактовых импульсов, дешифратор , группу элементов И,,элемент И и элемент ИЛИ, причем выход генератора тактовых импульсов соединен со счетным входом счетчика, информационные выходы которого соединены с первыми входами элементов И группы, входы приема адреса и разрешение записи чтения устройства соединены соответственно с первым и вторым входами дешифратора, первый и второй выходы которого соединены соответственно с входом записи счетчика, с вторыми входами элементов И группы, о т л и ч а ю щ е ес я тем, что, с целью увеличения быстродействия, в устройство введены блок Памяти, триггер записи, триггер маски, формирователь импульсов и элемент задержки, причем адресный вход устройства соединен с ,адресным входом блока памяти и третьим входом дешифратора, третий выход которого соединен с тактовым входом триггера маски, информационный вход счетчика подключен через магистраль данных к выходам элементов И группы, информационный вход триггера маски через магистраль данных соединен с информационным входом устройства, вход разрешения устройства соединен с информационным входом блока памяти и первьнч входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход переполнения счетчика соединен с вторым входом элемента ИЛИ, выход которого является выходом неисправности устройства, выход триггера маски и информационный выход блока па мяти соединены соответственно с вторым и третьим входами элемента И, вход приема адреса устройства соединен с тактовым входом триггера записи, нулевой и единичный выходы которого соединены соответственно с входом записи чтения блока памяти и через формирователь импульсов - с входом обращения блока памяти, единичный выход триггера записи через элемент задержки соединен с нулевым входом триггера записи, информационный вход которого соединен с шиной единичного потенциала.