SU1660009A1

SU1660009A1 - Устройство для управления обменом информацией 2

Info

Publication number: SU1660009A1
Application number: SU884607029A
Authority: SU
Inventors: Andrej V Tupitsa; Boris G Sharov; Bogdan A Shved
Original assignee: Andrej V Tupitsa; Boris G Sharov; Bogdan A Shved
Priority date: 1988-11-22
Filing date: 1988-11-22
Publication date: 1991-06-30

Description

Изобретение относится к вычислительной технике и может быть использовано в вычислительных сиСтемах, построенных по принципу "общей магистрали". Целью изобретения является повышение быстродействия. Устройство содержит два регистра команд, два регистра адреса, счетчик, дешифратор, три триггера, элемент сравнения, шинный формирователь, элемент ИЛИ, пять элементов И, два одновибратора, элемент задержки, элемент НЕ. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, построенных по принципу "общей магистрали".

Целью изобретения является повышение быстродействия.

На чертеже представлена структурная схема устройства.

Устройство содержит (фиг. 1) регистр 1 команд, регистр 2 адреса, регистр 3 адреса, элемент 4 сравнения, шинным формирователь 5, одновибратор 6, элементы И 7, 8 и 9, элемент 10 задержки, триггеры 11 и 12, элемент И 13, одновибратор 14, регистр 15 команд, элемент И 16. триггер 17, дешифратор 18, счетчик 19, элемент НЕ 20, элемент ИЛИ 21, шину 22 адреса/данных, шину 23 сигнала синхронизации обмена, шину 24 сигнала ответа устройства, шину 25 сигнала чтения данных, шину 27 команды безусловной передачи управления, шину 27 адреса несуществующего устройства, шину 28 адреса первой команды программы.

К шине 22 адреса/данных устройства выходы устройств (процессора и абонентов)

подключаются посредством монтажного ИЛИ. При этом соответствующие устройства имеют соответствующие выходные каскады с открытым коллектором. Сигнал лог. "0" на шине 22 устройства имеет высокий уровень, сигнал лог. "1" — низкий уровень.

Устройство работает следующим образом.

В исходном состоянии триггеры 11,12 и 17, регистр 15, счетчик 19 обнулены (средства установки в исходное нулевое состояние не показаны). На выходах элементов И 7 и 8 присутствуют нулевые сигналы. Регистры 1 и 2 от шины 22 устройства отключены, т. е. на выходах этих регистров присутствуют высокие уровни.

На выходе счетчика 19 присутствует единичный сигнал, свидетельствующий о пребывании счетчика 19 в нулевом состоянии.

Перед началом работы с шины 28 устройства в регистр 3 записывается информация, соответствующая адресу в памяти первой команды выполняемой программы. В ходе работы на шине 22 устройства появляется информация, соответствующая адре-

IV 6000991

3

1660009

4

сам ячеек памяти, а также выбираемым по этим адресам командам либо операндам. При появлении на шине 23 сигнала синхронизации обмена информация на шине идентифицируется как адрес. С шины 22 устройства адрес поступает на вход элемента 4 сравнения. При совпадении данного адреса с информацией на выходе регистра 3 (адресом первой команды выполняемой программы) на выходе элемента 4 сравнения появляется единичный сигнал, поступающий на один из входов элемента И 9. С шины 2.3 устройства сигнал поступает на входы элементов И 7 и 16, входы одновибраторов 6 и 14, счетный вход счетчика 19 и вход элемента И 20.

Появление сигналов на выходах элементов И 7 и 8 блокировано нулевым сигналом на выходе триггера 17^ Через интервал времени, определяемый временем присутствия адреса на шине 22 устройства после появления сигнала на шине 23 устройства, на выходе одновибратора 6 формируется короткий сигнал, поступающий на соответствующий вход элемента И 9. При наличии единичного сигнала на выходе элемента 4 сравнения на выходе элемента И 9 формируется единичный сигнал, поступающий на вход триггера 11 и устанавливающий его в единичное состояние. Единичный сигнал с выхода триггера 11 поступает на вход элемента И 13, на другом входе которого присутствует единичный сигнал с выхода счетчика 19. После появления на шине 25 устройства сигнала, свидетельствующего о считывании информации из памяти, и сигнала на шине 24 устройства, свидетельствующего о выдаче данных из памяти, на выходе элемента И 13 формируется единичный сигнал, поступающий на вход записи регистра 15 команд, по переднему фронту которого осуществляется запись информации в регистр 15 команд. На выходе регистра 15 команд появляется информация, соответствующая коду выбранной из памяти команды. Информация с выхода регистра 15 команд поступает на вход дешифратора 18. На выходе дешифратора 18 формируется код, определяющий количество циклов обращения к памяти при выполнении данной команды. Дешифратор 18 может быть реализован при помощи ППЗУ. После окончания считывания информации из памяти сигнал на шине 25 устройства сбрасывается. Соответственно сбрасывается сигнал на выходе элемента И 13. По заднему фронту сигнала на выходе элемента И 13 осуществляется запись информации с выхода дешифратора 18 в счетчик 19. В результате состояние счетчика 19 станет отличаться от

нуля и единичный сигнал с выхода счетчика 19 снимается, блокируя появление единичного сигнала на выходах элементов И 7, 8 и 13. После сброса сигнала на шине 25 устройства сбрасывается сигнал на шине 24 устройства и информация с шины 22 устройства снимается. Далее сбрасывается сигнал с шины 23 устройства, и цикл обмена заканчивается. Нулевой сигнал на шине 23 устройства запрещает появление сигнала на выходе элемента И 16. По заднему фронту этого сигнала осуществляется модификация счетчика 19. Длительность цикла обмена контролируется при помощи одновибратора 14 и элемента И 16. По переднему фронту сигнала синхронизации обмена на шине 23 устройства осуществляется запуск одновибратора 14. Через интервал време¹ни, определяемый длительностью цикла обмена, при обращении по одному из адресов системы на выходе одновибратора формируется короткий сигнал, поступающий на вход элемента И 16. Если к моменту появления сигнала на выходе одновибратора 14 сигнал на шине 23 устройства отсутствует (произошло обращение к одному из реально существующих адресов системы, и длительность цикла обмена соответствует заданной), сигнал на выходе элемента И 16 не появляется. Если к моменту появления сигнала на выходе одновибратора 14 сигнал на шине 23 устройства присутствует (произошло обращение к одному из отсутствующих адресов, и длительность цикла обмена превышает заданную), на выходе элемента И 16 формируется единичный сигнал, по переднему фронту которого осуществляется установка триггера 17. На выходе триггера 17 появляется единичный сигнал, поступающий на входы элементов И 7 и 8. Одновременно с выхода элемента И 16 сигнал поступает на вход элемента ИЛИ 21, вызывая появление на его выходе единичного сигнала, поступающего на вход шинного формирователя 5. С выхода шинного формирователя 5 единичный сигнал поступает на шину 24 устройства, представляя собой искусственный сигнал ответа.

После записи кода команды в регистр 15 команд и записи в счетчик 19 кода количества циклов обращения, обусловленных кодом данной команды, по мере появления сигналов на шине 23 устройства по заднему фронту этих сигналов осуществляется модификация счетчика 19 в обратном направлении. После осуществления последнего из циклов обращения, обусловленных кодом данной команды, и окончании сигнала на шине 23 устройства на выходе счетчика 19 формируется единичный сигнал, свидетель5

1660009

6

ствующий о нулевом состоянии счетчика 19. Единичный сигнал поступает на вход элемента И 13, разрешая запись данных нэ шине 22, считанных из памяти и являющихся кодом очередной команды, с регистр 15 и далее в счетчик 19.

При наличии единичного сигнала на выходе счетчика 19, свидетельствующего о том, что очередной цикл обращения является циклом обращения за командой, и единичного сигнала на выходе триггера 17, свидетельствующего о том, что при выполнении последней из команд зафиксировано обращение по несуществующему адресу, после окончания текущего цикла обмена и сброса сигнала на шине 23 устройства на выходе элемента НЕ 20 появляется единичный сигнал, поступающий на вход элемента И 8. В результате на всех входах элемента И 8 оказываются единичные сигналы и на его выходе появляется единичный сигнал, поступающий на С-вход триггера 12.

Триггер 12 устанавливается в единичное состояние, разрешая выдачу информации из регистра 2 на шину 22 устройства. При обращении за очередной командой процессор выставляет на шину 22 устройства адрес ячейки памяти, хранящий данную команду. При установленном триггере 12 одновременно на шине 22 устройства присутствует информация из регистра 2. Поскольку к шине 22 устройства подключение осуществляется посредством монтажного "ИЛИ", на шине 22 формируется код, представляющий собой результат логического сложения кодов адреса, выдаваемого про' цессорам, и адреса, поступающего с выхода регистра 2. Выбор соответствующего кода на шине 27 устройства и, следовательно, на выходах регистра 2 адреса обеспечивает формирование адреса несуществующего устройства на шине 22 устройства вне зависимости от адреса, выставляемого процессором (например, код, содержащий во всех разрядах лог. "1" - символы низкого

уровня).

В результате после появления сигнала на шине 23 устройства ни одно из устройств, подключенных к шине 22 устройства, не опознает сформированный адрес на шике 22 устройства. Сигнал с шины 22 устройства поступает на вход элемента 10 задержки. Через интервал времени, определяемый с учетом времени присутствия адреса на шине 22 устройства после появления сигнала синхронизации обмена на шине 23 устройства, на выходе элемента 10 задержки формируется сигнал сброса триггера 12. Единичный разрешающий сигнал с выхода триггера снимается и выдача информации

из регистра 2 адреса на шину 22 устройства прекращается. После появления сигнала чтения данных на шине 25 устройства на всех входах элемента И 7 оказываются единичные сигнала и на его выходе формируется единичный сигнал, поступающий на управляющий вход регистра 1 команд, подключая его выходы к шине 22 устройства. С выходов регистра 1 на шику 22 устройства поступает код команды безусловного перехода к программе реакции иа зависание. Одновременно с выхода элемента И 7 сигнал поступает на вход шинного формирователя 5. Шинный формирователь 5 выходит из третьего состояния и на его выходе формируется сигнал ответа, поступающий на шину 24 устройства. Процессор принимает информацию на шине 22 устройства в сопровождении сигнала на шине 24 устройства, воспринимая его как код команды. Аналогично описанному данный код записывается в регистр 15 команд. Далее сбрасывается сигнал на шине 23 устройства и соответственно сбрасывается единичный сигнал на выходе элемента И 7, отключая регистр 1 команд от шины 22 устройства. По заднему фронту сигнала с выхода элемента И 7 сбрасывается триггер 17. Дальнейшая работа устройства аналогична описанной ранее.

Таким образом, при считывании очередной команды из памяти после зависания осуществляется замена ее кода на код команды безусловного перехода к программе реакции на зависание.

Claims

Формула изобретения

Устройство для управления обменом информацией, содержащее два триггера, два элемента И, элемент ИЛИ, элемент НЕ, элемент задержки, первый одновибратор, отличающееся /ем, что, с целью повышения быстродействия, в устройство введены два регистра команд, два регистра адреса, шинный формирователь, элемент сравнения, три элемента И, триггер, дешифратор, счетчик, второй одновибратор, причем информационные выходы первого регистра команд, первого регистра адреса, первый информационный вход элемента сравнения и информационный вход второго регистра команд являются выходами и входами устройства для подключения к общей шине адреса/данных процессора и абонентов, вход элемента НЕ соединен с первыми входами первого и второго элементов И, с входами запуска первого и второго одновибраторов, с входом элемента задержки, со счетным входом счетчика и является вхо7

1660009

8

дом устройства для подключения к выходу синхронизации процессора, выход шинного формирователя соединен с первым входом третьего элемента И и является выходом устройства для подключения к входу ответа процессора, второй вход первого элемента И соединен с вторым входом третьего элемента И и является входом устройства для подключения к выходу чтения процессора, информационные входы первого регистра команд, первого и второго регистров адреса являются соответственно входом команд безусловной передачи управления, входом несуществующего адреса и входом адреса первой команды программы устройства, при этом информационный выход второго регистра адреса соединен с вторым информационным входом элемента сравнения, выход которого соединен с первым входом четвертого элемента И, второй вход и выход 20 которого соединены соответственно с выходом первого одновибратора и с синхровходом первого триггера, выход которого соединен с третьим входом третьего элемента И, выход которого соединен со вхо- 25 дом записи счетчика и входом записи второго регистра команд, информационный

выход которого соединен с информационным входом дешифратора, выход которого соединен с информационным входом счетчика, выход которого соединен с четвертым 5 входом третьего элемента И, с третьим входом первого элемента И и с первым входом пятого элемента И. второй вход и выход которого соединены соответственно с выходом элемента НЕ и с синхровходом второго 10 триггера, вход сброса и выход которого со-, единены соответственно с выходом элемента задержки и входом чтения первого регистра адреса, информационный вход шинного формирователя соединен с выхо15 дом элемента ИЛИ, первый вход которого соединен со входом чтения первого регистра команд, с выходом первого элемента И и с входом сброса третьего триггера,, выход которого соединен с четвертым входом первого элемента И и с третьим входом пятого элемента И, а синхровход - со вторым входом элемента ИЛИ и с выходом второго элемента И, второй вход которого соединен с выходом второго одновибратора, информационные входы первого, второго и третьего триггеров подключены к шине единичного потенциала устройства.