SU1661778A1

SU1661778A1 - Устройство дл сопр жени двух ЦВМ с общей пам тью

Info

Publication number: SU1661778A1
Application number: SU894741237A
Authority: SU
Inventors: Михаил Васильевич Купчак; Василий Николаевич Гура
Original assignee: Предприятие П/Я В-8751
Priority date: 1989-07-18
Filing date: 1989-07-18
Publication date: 1991-07-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах в реальном масштабе времени. Целью изобретени вл етс повышение быстродействи . Устройство содержит блок пам ти, два регистра, два счетчика, семь триггеров, шесть групп элементов И, две группы элементов ИЛИ, четырнадцать элементов И, четыре элемента ИЛИ, два элемента И - НЕ, два элемента НЕ, два элемента задержки. 1 ил. е,

Description

Изобретение относитс .к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах, работающих в реальном масштабе времени.

Целью изобретени вл етс повыше- ние быстродействи .

На чертеже представлена структурна схема устройства.

Устройство содержит блок 1 пам ти, группы элементов ИЛИ 2 и 3, элементы ИЛИ 4 и 5, триггер 6, группы элементов И 7-12, регистры 13 и 14, счетчики 16, элементы И 17 - 20, эле- менты ИЛИ 21 и 22, элементы 23 и 24 задержки, элементы И 25 и 26, триггеры 27 и 28, элементы И 29 - 32, триггеры 33 и 34, элементы И-НЕ 35 и 36, элементы И 37 и 38, элементы НЕ 39 и 40, триггеры 41 и 42, элементы И 43 и 44, выходы 45 и 46, входы 47 - 54 и выходы 55 и 56.

Устройство работает следу оим образом .

В исходном состо нии триггеры 41 и 42 наход тс в единичном состо нии, триггеры 27, 28, 33 и 34 - в нулевом состо нии, триггер 6 - в неопределенном состо нии (на единичном и нулевом выходах - сигнал логической 1).

Рассмотрим режим обращени одной ЦВМ.

Дл выполнени операции обращени к блоку 1 пам ти необходимо выполнить два такта. Люба операци обращени поступает в адресной части (первый такт). На вход 47 поступает адрес чейки блока 1 пам ти, к которой необходимо обратитьс , после чего на входе 51 устанавливаетс сигнал Зп. На входе 49 сигнал отсутствует , вследствие чего на выходе элемента И 25 присутствует сигнал логической 1, по которому проводитс .запись адреса чейки блока 1 пам ти , к которой необходимо обратитьс , в счетчик 15.

(Л

О5 05

1 v

оо

Во втором такте на входе 49 присутствует сигнал Зпр, который запрещает запись данных в счетчик 15.

В случае операции Запись сигнал на входе 51 передним фронтом устанавливает триггер 27 в единичное состо ние , сигнал логического О с нулево- tfo выхода триггера 27 сбрасывает tpnrrep 41 в нулевое состо ние, триггер 6 устанавливаетс в единичное сос- (о ние и разрешает прохождение сигналов через группы элементов И 7 и 9, Элементы И 17 и 19. На блок 1 пам ти поступает сигнал записи через элементы И 17 и ИЛИ 4, адрес чейки через группы элементов И 9 и ИЛИ 3, данные через группы элементов И 7 и ИЛИ 2, Сигнал с выхода элемента И 17 подаетс на вход элемента , с выхода которого подаетс на вход элемента 23 задержки, врем задержки которого равно времени срабатывани блока 1 пам ти. Сигнал с выхода элемента 23 задержки поступает на вход элемента НЕ 39, по выходному сигналу которого записываютс данные с блока 1 пам ти в регистр 13, но отсутствие сигнала Чт на входе 53 запрещает передачу данных через группу элементов на входе 53 запрещает передачу данных через группу элементов И 11 на выход 45, триггер 27 устанавливаетс в О, а триггер 41 - в 1, что приводит к установке на выходе 55 ответного сигнала, информирующего ЦВМ о завершении цикла обмена, а также к установке триггера 6 в исходное неопределенное состо ние, что сни мает сигналы с выхода групп элементов- И 7 и элемента И 17. Далее ЦВМ снимает сигнал с входа 51 и после этого сигнал с входа 49.

Перед началом операции Чтение все триггеры наход тс в исходном состо нии. ЦВМ выдает на вход 53 сиг- нал высокого уровн . Этим сигналом триггер 33 устанавливаетс в 1, триггер 41 - в О, что приводит к установке триггера 6 в 1 и разрешает прохождение сигналов через группу элементов И 9 и элемент И 19. Далее ЦВМ производит обращение к чейке блока 1 пам ти по адресу, записанному в счетчике 15. Сигнал с выхода элемента И 19 подаетс через элементы ИЛИ 21 и элемент 23 задержки на вход элемента НЕ 39, по выходному сигналу которого переписываютс дан

0

5

0

5

0

5

0

5

ные с блока 1 пам ти в регистр 13 и через группу элементов И 11 передаютс в ЦВМ. Триггер 41 устанавливаетс в единичное состо ние, что приводит в установке триггера 6 в исходное состо ние, на выходе 55 по вл етс ответный сигнал, информирующий ЦВМ о завершении обращени . Далее ЦВМ снимает сигнал с входа 53 и после этого с входа 49.

Режим последовательного обращени двух ЦВМ.

Этот режим характеризуетс последовательным обращением к устройству двух ЦВМ на отрезке, равном времени выполнени операции ввода-вывода процессора , если одна ЦВМ производит операцию ввода-вывода с устройством, а друга ЦВМ также обратилась к устройству .

Рассмотрим работу устройства при обращении к нему второй (правой) ЦВМ. Первый адресный такт происходит аналогично описанному. При этом в счетчик 16 записываетс адрес, по которому требуетс обращение к блоку 1 пам ти. Во втором такте сигнал с входа 52 или 54 устанавливает триггер 42 в О, что приводит к установке триггера 6 в нулевое состо ние. Нулевой сигнал с единичного выхода триггера 6 разрешает прохождение данных, адреса и управл ющих сигналов на блок 1 пам ти. По завершении обмена с устройством второй ЦВМ триггер 6 устанавливаетс в исходное состо ние, устройство готово дл обращени первой ЦВМ.

В данном случае возможно сн тие сигналов с входа 51 или 53 от первой ЦВМ до момента окончани обращени к блоку пам ти. Рассмотрим работу устройства в данной ситуации. В случае если (со стороны первой ЦВМ) на вход 51 выставлен сигнал Зп, то после его сн ти до получени сигнала Отв триггер 27 остаетс в единичном состо нии , а триггер 41 - в нулевом. Сигнал на выходе 55 Отв остаетс в пассивном (нулевом) состо нии. По окончании обращени к блоку 1 пам ти второй ЦВМ происходит запись в блок 1 пам ти со стороны первой ЦВМ аналогично с циклом записи при обращении одной ЦВМ (предполагаетс , что на входе 47 присутствуют записываемые данные ), По окончании операции триггеры 27 и 41 устанавливаютс в начальное состо ние.

516

В случае операции Чтение со стороны первой ЦВМ, если сигнал на входе 53 снимаетс до получени сигнала Отв, то триггер 33 остаетс в единичном , а триггер 41 в нулевом состо нии , сигнал Отв не выставл етс . После окончани обращени к блоку 1 пам ти второй ЦВМ происходит чтение чейки пам ти по адресу, наход щемус в счетчике 15, данные записываютс в регистр 13, на входе 55 по вл етс сигнал Отв, сообщающий первой ЦВМ наличие считанных данных в регистре 13. ЦВМ выставл ет на вход 53 сигнал Чт. После его прихода данные с регистра 13 через открытую группу элементов И 11 поступают на вход ЦВМ. Триггер 33 сбрасываетс в О, после этого снимаетс сигнал Зпр с входа 49, что вл етс признаком завершени операции обмена с устройством. Это позвол ет, в случае если данные не были считаны за одно обращение, не снима запросного сигнала, производить чтение, обраща сь лишь к регистру 13 независимо от обращени втог рой ЦВМ.

В случае одновременного обращени к устройству двух ЦВМ первые такты обращени - занесение адресов в счетчики происход т одновременно и независимо . Во вторых тактах кажда ЦВМ выставл ет сигнал Зпр и сигналы Зп или Чт на входах устройства одновременно. При этом триггер 6 устанавливаетс в одно из двух состо ний - нулевое или единичное, что разрешает работу с устройством первой ил второй ЦВМ соответственно. Работа с другой ЦВМ будет разрешена после выставлени ответного сигнала первой. Задержка на обслуживание обращени другой ЦВМ определ етс временем срабатывани пам ти.

Claims

Сн тие сигнала с выхода элемента ИЛИ 21 или 22 приводит к увеличению числа, хранимого в счетчике 15 и 16, на единицу, что позвол ет при занесении или считывани массивов информации заносить в счетчик начальный адрес массива и в дальнейшем, не снима запросного сигнала, производить запись или считывание, не повтор первого адресного такта. Формула изобретени

Устройство дл сопр жени двух ЦВМ с общей пам тью, содержащее блок па86

м ти, шесть групп элементов И, две группы элементов ИЛИ, два счетчика, три триггера, два регистра, четыре элемента ИЛИ, восемь элементов И, два элемента задержки, причем первые входы элементов И первой группы соединены с группой информационных вхог дов первого счетчика и образует группу входов устройства дл подключени к группе информационных выходов первой ЦВМ, первые входы элементов И второй группы соединены с группой информационных входов второго счетчика

и образуют группу входов устройства дл подключени к группе информационных выходов второй ЦВМ, выходы эле-, ментов И третьей и четвертой групп образуют группы выходов устройства

дл подключени к группам информационных входов первой и второй ЦВМ соответственно , при этом первые входы элементов И третьей и четвертой групп соединены с группами информационных выходов первого и второго регистров соответственно, группы информационных входов которых соединены с группой информационных выходов блока пам ти, группа адресных входов которого соединена с выходами элементов ИЛИ первой группы, первые и вторые входы которых соединены с. выходами элементов И п той и шестой групп соответственно , первые входы которых

соединены с группами выходов первого

и второго счетчиков соответственно, выходы элементов И первой и второй групп соединены с первыми и вторыми входами элементов ИЛИ -второй группы,

выходы которых соединены с группой информационных входов блока пам ти, отличающеес тем, что, с целью повышени быстродействи , в устройство введены шесть элементов И,

четыре триггера, два элемента И-НЕ9 два элемента НЕ, причем первый вход первого элемента И соединен, с первыми входами второго, третьего, четвертого элементов И и вл етс входом устройства дл подключени к выходу запроса первой ЦВМ, второй вход первого элемента И соединен с входом установки первого триггера и вл етс входом устройства дл подключени к выходу

записи первой ЦВМ, синхровход второго триггера соединен с вторыми входами элементов И третьей группы, с первым входом первого элемента И-НЕ, с синхровходом третьего триггера и в

л етс входом устройства дл подключени к выходу чтени первой ЦВМ, единичный выход третьего триггера соединен с первым входом п того эле« мента И и вл етс выходом устройст- ва дл подключени к входу ответа первой ЦВМ, первый вход шестого элемента И соединен с первыми входами седьмого, восьмого, дев того элементов И и вл етс входом устройства дл подключени к выходу запроса второй ЦВМ, второй вход шестого элемента И.соединен с входом установки четвертого триггера и вл етс входом , устройства дл подключени к выходу Записи второй ЦВМ, синхровход п того Триггера соединен с вторыми входами Элементов И четвертой группы, с первым входом второго элемента И-НЕ, с синхровходом шестого триггера и вл етс входом устройства дл подключе- .. ни к выходу чтени второй ЦВМ, едиг ничный выход шестого триггера соединен с первым входом дес того элемен- та И и вл етс выходом устройства дл подключени к входу ответа второй ЦВМ, при этом вход сброса третьего триггера соединен с нулевым выходом первого триггера, вход сброса кото- рого соединен с выходом второго элемента И, второй вход которого соединен с входом записи первого регистра, с выходом первого элемента НЕ и с вторым входом четвертого элемента И, выход которого соединен с входом уста- новки третьего триггера, нулевой вы-, ход которого соединен с входом установки седьмого триггера, нулевой выг-.

ход которого соединен с вторыми входа

„

ми элементов И первой, п той групп и

с первыми входами одиннадцатого и двенадцатого элементов И, единичный выход первого триггера соединен с вторым входом одиннадцатого элемента И, выход .которого соединен с первым входом первого элемента ИЛИ и с первым входом второго элемента ИЛИ, выход которого соединен с входом записи блока пам ти, вход чтени которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом двенадцатого элемента II и с вторым входом первого элемента ИЛИ, выход которого соединен со счетным входом первого счетчика и с входом первого элемента задержки, выход ко0

5

5 5 ,0 45

0

5

торого соединен с входом первого элемента НЕ и с вторым входом первого элемента И-НЕ, выход которого соеди нен с вторым входом третьего элемента И, выход которого соединен с входом сброса второго триггера, информационный вход которого соединен с выходом п того элемента И, второй вход которого соединен с нулевым выходом второго триггера, единичный выход которого соединен с вторым входом двенадцатого элемента И и с информационным входом третьего триггера, вход записи второго регистра соединен с вто-. рыми входами восьмого, дев того элементов И и с выходом второго элемента НЕ, вход которого соединен с выходом второго элемента задержки и с вторым входом второго элемента И-НЕ, выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с входом сбр.оса п того триггера , нулевой выход которого соединен с вторым входом дес того элемента И, выход которого соединен с информационным входбм п того триггера, единичный выход которого соединен с информационным входом шестого триггера и с первым входом тринадцатого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с вторым входом второго элемента ИЛИ и с выходом четырнадцатого элемента И, первый вход которого соединен с единичным выходом четвертого триггера, вход сброса и нулевой выход которого соединены соответственно с выходом восьмого элемента И и с входом сброса шестого триггера, вход установки и нулевой выход которого соединены соответственно с выходом дев того элемента И и с входом сброса седьмого триггера, единичный выход которого соединен с вторыми входами элементов И второй, шестой групп и с вторыми входами тринадцатого и четырнадцатого элементов И, выход четвертого . элемента ИЛИ соединен с входом второго элемента задержки и со счетным входом второго счетчика, входы записи первого и второго счетчиков соединены с выходами первого и шестого элементов И соответственно.