SU1689955A1

SU1689955A1 - Устройство дл отладки программ

Info

Publication number: SU1689955A1
Application number: SU894688935A
Authority: SU
Inventors: Сергей Степанович Акиньшин; Людмила Николаевна Орловская
Original assignee: Предприятие П/Я А-1001
Priority date: 1989-05-10
Filing date: 1989-05-10
Publication date: 1991-11-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при отладке рабочих программ в реальном масштабе времени СЦВМ. Недостатком аналогичных устройств вл етс ограниченность возможности нагл дного контрол за ходом 79 30 Я выполнений программ, вследствие чего в одних случа х контроль ведетс только по конечному результату, в других запись состо ни абонента в оперативную пам ть СЦВМ сокращает ее рабочий объем. Кроме того, эти устройства не обеспечивают автоматический запуск программы после обработки очередного услови прерывани . Целью изобретени вл етс повышение производительности при отладке программ. Устройство содержит регистр 1 исполнительного адрес, регистр 2 начального адреса , две схемы 3 и 4 сравнени , элемент 20 задержки, буферный регистр 22, два триггера 6 и 12, элементы И 5,7,8,15,18, элементы ИЛИ 9,10,17,21, два счетчика 14 и 16, блок 19 индикации и блок 13 оперативной пам ти . 1 ил. « Ё О 00 ю о ел (Л 11 о о i ff Я 34 35 3S

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени СЦЕШ дл обеспечени отладки программ.

Цель изобретени - повышение производительности при отладке программы,

На чертеже представлена схема устройства .

Устройство содержит регистр 1 исполнительного адреса, регистр 2 начального адреса 2, первую 3 и вторую А схемы сравнени , третий элемент И 5, второй триггер 6, второй элемент И 7, первую группу элементов И 8, первый элемент ИЛИ 9, второй элемент ИЛИ 10, первый элемент И 11, первый триггер 12, блок 13 оперативной пам ти , второй счетчик 14, четвертый элемент И 15, первый счетчик 18, группу элементов ИЛИ 17, вторую группу элементов И 18, блок 19 индикации, элемент 20 задержки, третий элемент ИЛ И 21, буферный регистр 22, первый 23 и второй 24 входы режима работы, первый вход 25 адреса, первый вход 26 управлени записью, второй вход 27 управлени записью, информацигнный вход 28, входы 29 - 31 признаков команд условного, безусловного перехода и команды сравнени соответственно, вход 32 разрешени индикации, вход-выход 33 данных, второй вход 34 адреса, вход 35 установки, синхров- ход 36, выход 37 прерывани , выход 38 адреса абонента устройства. Входы 23-26 служат дл приема управл ющих сигналов, а выходы 37 к 38 --дл выдачи управл ющих сигналов с устройства.

Устройство работает следующим образом .

Режим работы устройства определ етс подачей управл ющего сигнала на вход 23 (режим I) или на вход 24 (режим II). Перед заданием режима производитс установка в исходное состо ние подачей управл ющего сигнала на вход 35 устройства,

В режиме I устройство обеспечивает формирование сигнала прерывани в любой заданной точке программы и индикацию содержимого любой чейки пам ти, к которой было обращение при трассировке любого участка программы, Дл этого адрес команды, по которому необходимо произвести прерывание, с информационного входа 28 при наличии сигнала управлени записью на входе 26 заноситс в регистр 2 начального адреса, с выхода, которого поступает на группу входов схемы 3 сравнени , друга группа входов которой подключена ; входной первой адресной шине 25 устройства .

При равенстве информации на входах, выходе схемы 3 сравнени вырабатываетс

сигнал, устанавливающий триггер б в единичное состо ние м через элемент И 11 и первый вход элемента ИЛИ 10 поступающий на единичный сход триггера 12. Устаповка триггера с единичное состо ние соответствует выработке сигнала, который через управл ющий выход 37 поступает на схему прерывани СЦВМ. Кроме того, этот сигнал поступает на четвертый вход управ0 лени записью-чтением в блок 13 и вход счетчика 14, который при наличии синхроимпульса с СЦВМ на входе 36 устройства формирует на выходе 38 адреса абонентов СЦВМ и адреса чеек бло;$а 13 пам ти, в

5 которые производитс запись состо ни регистров СЦВМ. После опроса всех абонентов СЦВМ элементом И 15 вырабатываетс сигнал, который поступает на счетный вход счетчика 16, формирующий номер массива

0 в блоке 13. Кроме того, сигнал с выхода элемента И 15 через первый вход элемента ИЛИ 21 поступает на нулевой вход триггера 12 и чер%з элемент 20 задержки на управл ющий вход счетчика 14, устанавлива его в

5 исходное состо ние. Установка триггера 12 в нулевое состо ние соответствует сн тию сигнала прерывани в СЦВМ и продолжению выполнени программы.

Адрес, интересующий оператора чей0 к и пам ти, заноситс в регистр 1 исполнительного адреса. При совпадении сигналов на входах схемы 4 сравнени на ее выходе вырабатываетс сигнал, поступающий на нулевой вход триггера 6, а через элемент И

5 5 при подаче на него управл ющего воздействи с входа 32 устройства - на вход управлени записью буферного регистра 22, на информационный вход которого поступает информаци с шины 33 да иных устройства.

0 Состо ние буферного регистра через элементы И 18 и ИЛИ 17 индицируетс устройством индикации.

В режиме II устройство обеспечивает формирование сигнала прерывани при вы5 полнении команд условного, безусловного перехода или команды сравнени в любом заданном интервале исследовани . Задание интервала исследовани осуществл етс следующим образом.

0 ,j Начальный адрес массива заноситс в регистр 2 начального адреса, который при сравнении с текущим адресом выполн емой команды на схеме-3 сравнени устанавливает триггер 6 в единичное состо ние. Единич5 ный выход этого триггера разрешает работу устройства в режиме II. В этом случае при выполнении одной из указанных команд на входы 29-31 устройства поступает признак соответствующей команды, который через элемент ИЛИ 9 поступает на третий вход

элемента И 7, на первый вход которого с входа 24 устройства поступает сигнал управлени режимом, с выхода элемента И 7 через второй вход элемента ИЛИ 10 поступает на единичный вход триггера 12, вызыва таким образом прерывание СЦВМ и опрос состо ни внутренних регистров СЦВМ аналогично режиму I.

Конечный адрес массива заноситс в регистр 1 исполнительного адреса. При совпадении содержимого регистра с текущим адресом команды на выходе схемы 4 сравнени вырабатываетс сигнал, устанавливающий триггер б в нулевое состо ние, запрещающее работу устройства в режиме II.

После обработки каждого в заданной зоне услови прерывани производитс запись состо ни абонентов СЦВМ в блок 13 пам ти. По окончании записи триггер 12 устанавливаетс в нулевое состо ние, что соответствует сн тию сигнала прерывани на выходе 37 устройства и переключение блока 13 пам ти с записи на чтение и измен етс состо ние счетчика 16, формирующего номер массива в блоке 13 пам ти. При задании по второй адресной шине 34 адреса массива блока 13 пам ти производитс считывание его содержимого на регистрирующее устройство.

Claims

Формула изобретени

Устройство дл отладки программ, содержа ш,ее регистр исполнительного адреса, первую схему сравнени , регистр начального адреса, первый счетчик, буферный регистр , четыре элемента И, два элемента ИЛИ, первый триггер, элемент задержки, причем информационные входы регистров исполнительного адреса и начального адреса соединены с информационным входом устройства, первый и второй входы управлени записью которого соединены с входами записи соответственно регистра начального адреса и регистра исполнительного адреса , выход регистра начального адреса соединен с первым входом первой схемы сравнени , первый и второй входы первого элемента ИЛИ вл ютс входами признаков соответственно условного и безусловного переходов устройства, выход первой схемы сравнени соединен с первым входом первого элемента И, второй вход которого соединен с первым входом режима работы устройства, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с S- зходом первого триггера, первый вход второго элемента И соединен с вторым вхо- дом режима работы устройства, отличающеес тем. что. с целью повышени производительности , оно содержит вторую схему сравнени , второй триггер, второй счетчик , блок оперативной пам ти, блок индикации, две группы элементов И, третий

5 элемент ИЛИ и группу элементов ИЛИ, причем первый вход адреса устройства подклю- чек к первому входу второй схемы сравнени и к второму входу первой схемы сравнени , выход которой соединен с S-вхо0 дом второго триггера, выход которого соединен с вторым входом второго элемента И, третий вход которого соединен г выходом первого элемента ИЛИ, третий вход которого вл етс входом признака команды срав5 кени устройства, первый и второй входы режима работы устройства соединены с первыми входами элементов И соответственно первой и второй групп, вторые входы элементов И первой группы соединены с

0 группой выходов буферного регистра, вход записи которого соединены с выходом третьего элемента И, первый вход которого вл етс .входом разрешени индикации устройства , вход-выход данных устройства соеди5 нен с информационным входом буферного регистра и информационным входом-выходом блока оперативной пам ти, первый вход адреса которого соединен с вторым входом адреса устройства, вход установки которого

0 соединен с первым R-входом второго триггера , входом сброса первого счетчика и первым входом третьего элемента ИЛИ, выход которого соединен с R-входом первого триггера и через элемент задержки - с входом сброса

5 второго счетчика, счетный вход которого соединен с синхровходом устройства, выходы первого и второго счетчиков образуют второй вход адреса блока оперативной пам ти и выход адреса абонента устройства, выходы

0 второго счетчика соединены с входами четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ и счетным входом первого счетчика, выходы которого соединены с вторыми вхо5 дами элементов И второй группы, выходы элементов И первой и второй групп соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых соединены с входами блока индика0 ции, выход первого триггера соединен с входом записи-чтени блока оперативной пам ти, входом разрешени второго счетчика и вл етс выходом прерывани устройства, выход второго элемента И соединен с вторым

5 входом второго элемента ИЛИ, выход регистра исполнительного адреса соединен с вторым входом второй схемы сравнени , выход которой соединен с вторым R-входом второго триггера и вторым входом третьего элемента И.