SU1275452A1 - Устройство дл отладки программ - Google Patents

Abstract

Устройство дл  отладки программ относитс  к автоматике и вычислительной технике. Целью изобретени   вл етс  ускорение процесса отладки. Указанна  цель длстигаетс  вводом счетчика циклов, блока пам ти дл  хранени  отлаживаемых программ, программ отладчиков и одноразр дного блока -пам ти дл  хранени  меток, по которым возможна остановка программы в любой команде, двух мультиплексоров . Данное устройство обеспечивает как останов в любой точке программы , так и подмену отлаживаемой программы программой отладчика. 1 ил.

Description

«

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при отладке программ и при создании специализированных устройств, предназначенных дл  отладки программ совместно с аппаратными средствами.

Целью изобретени   вл етс  ускорение процесса отладки.

На чертеже приведена структурна  схема устройства.

Устройство содержит блок 1 задани  режимов, второй 2 и третий 3 мультиплексоры, генератор 4 одиночных импульсов, блок 5 пам ти, второй б и третий 7 элементы И, счетчик 8 тактов, регистр 9 адреса, счетчик ТО циклов, первый элемент И 11, первый мультиплексор 12, триггер 13 приостанова, регистр 14 индикации и блок 15 индикации.

Блок 1 задани  режимов имеет выход 16 задани  количества циклов, вькод 17 разрешени  останова, выход 18 разрешени  покомандной работы, выход 19 управлени  выбором вида индицируемой информации, выход 20 задани  количества тактов задержки, первьш 21 и второй 22 выходы разрешени  выборки, информационные выходы 23 5 выход 24 управлени  мультиплексорами и адресные выходы 25. Блок 1 задани  режимов представл ет собой клавиатуру с набором тумблеров.

Устройство имеет вход 26 управлени  режимом Запись-чтение, вход 27, тактовьй информационный вход 28 и адресньш вход 29. В состав блока 5 пам ти вход т одноразр дньй блок 30 пам ти и блок 31 пам ти адресов. Устройство работает следу1р1цим образом.

С блока 1 задаютс  исходные данные , осуществл етс  управление устройством . Так, например, отлаживаема  программа, в зависимости от сигнала на выходе 24 управлени  мультиплексорами , может быть введена в блек 5 либо вручную с использованием выходов 21-25 блока 1, либо путем загрузки от внешнего устройства по входам 28 и 29. Введенна  программа .хранитс  в блоке 31 блока 5. Одноразр дный блок 30 используетс  дл  занесени  меток (логическа  1) по адресам тех команд, в которых необходимо сделать останов при прогоне

754522

программы с частотой следовани  тактовых импульсов.(тактовый вход 27). Метки Занос тс  в блок 30 вручную с использованием выходов 21-25 бло5 ка 1, При зтом по выходу 22 блока 1 блок 31 переводитс  в режим хранени , а по выходу 21 блока 1 из блока 30 разрешаетс  выборка. Установкой необходимого адреса по выходу 25 бло0 ка 1 и метки по первому из группы выходов 23, а также при вьщаче сигнала записи по входу 26 производитс  занесение метки в блок 30. Одновременно в зависимости от управл ю5 щего сигнала по выходу 18 блока 1 через мультиплексор 12 и регистр 14 индикации в блоке 15 отображаетс  выбираемый адрес или команда. Таким образом может быть помечено неогра20 ничейное число команд, что очень удобно при отладке программ с большим количеством условных переходов.

Перед прогоном программы оператор заносит информацию о количестве

25 циклов прохода через помеченную команду в счетчик 10 циклов. Информаци  о количестве циклов подаетс  на соответствующий вход счетчика 10 с выхода 16 блока 1 и заноситс  в

30 счетчик 10 по положительному фронту импульса с генератора 4. Одновременно триггер 13 останова устанавливаетс  в исходное состо ние. По выходу 20 блока 1 оператор задает коли35 чество тактов задержки дл  сетчика 8 тактов. Кроме этого, оператор по выходу 17 блока 1 разрешает останов программы, а по выходу 18 запрещает покомандную работу. При этом соответ40 ствующие сигналы выдаютс  на входы элементов И 6 и 11. После этого производитс  запуск прораммы. При этом адресные сигналы поступают по входу 29 через мультиплексор 2 на входы

45 блоков 30 и 31, а также на входы per гистра 9 и мультиплексора 12. При считывании помеченной команды логическа  1, поступа  на вход записи числа счетчика 8, вьгаывает за пись в него информации о количестве тактов задержки, установленной на его информационном входе. Одновременно происходит запрещение прохождени  тактовых импульсов через элемент

Claims (1)

1. 55 и 7, В результате этого в регистр 9 адрес текущей команды не вводитс  и, таким образом, в нем фиксируетс  адрес команды, предшествовавшей 3 помеченной. После отсчета заданного количества тактов задержки, т.е. при равенстве содержимого нулю счетчик 8 вырабатывает сигнал, поступающий через элемент И 11 на счетньй вход счетчика 10 циклов. Пос ле отсчета заданного в нем количества циклов прохода через помеченную команду (т.е. при равенстве содержимого счетчика нулю), счетчик 10 вырабатывает сигнал, включающий триггер 13 останова. Таким образом, осуществл етс  останов в команде, котора  следует через заданное количество тактов от помеченной команды , после прохождени  заданного количества циклов через эту команду, что особенно удобно при проверке и отладке программ с циклическими участками. Контроль адреса помеченной команды , адреса текущей команды, самой команды или информации от внешне го устройства (шина 28) производитс  с помощью мультиплексора 12, регистра 9, регистра 14 индикации, блока 15 индикации. Оператор может внести изменени  в программу, содержащуюс  в блоке 31, занести новые метки в блок 30 и продолжить проверку (отладку) программы. При этом, как и при ручном вводе информации в блок 5, используютс  выходы 21-25 блока 1. При переводе блока 31 в режим хранени  (выход 22), а также при за писи его выход отключаетс  от информационной шины 28. По окончании отладки программа может быть выведена на внепшее устройство по шине 28. По покомандной работе оператор по выходу 18 блока 1 разрешает прохождение через элемент И 6 сигналов с генератора 4 на вход сброса счетчика 8, предварительно установив по выходу 16 блока 1 количество циклов равное единице. При поступлении пол жительного перепада импульс.ов с генератора 4 в счетчике 10 происходит запись числа 1, одновременно триггер 13 устанавливаетс  в исходное состо  ние. При поступлении отрицательного перепада импульса с генератора 4 про исходит сброс (обнуление) счетчика 8 тактов задержки, который при равенстве его содержимого нулю выраба|тьшает импульс, поступающий через элемент И 11 на счетный вход счетчи524 ка 10, В результате -этого содержимое счетчика 10 также становитс  равным нулю. Формула изобретени  Устройство дл  отладки программ, содержащее блок задани  режимов, первый и второй элементы И, генератор одиночных импульсов, триггер приостанова, блок индикации, регистр адреса, регистр индикации, первый счетчик тактов и мультиплексор, причем выход генератора одиночных импульсов соединен с первым входом пер1вого элемента И и нулевым входом триггера приостанова, единичный выход которого  вл етс  выходом останова устройства, выход разрешени  останова блока задани  режимов соединен с первым входом второго элемента И, тактовый вход устройства сое-- динен с первым входом третьего элемента И и входом синхронизации счетчика тактов, выходы первого и второго разр дов которого соединены соответственно с вторым входом второго элемента И и входом записи регистра индикации, информационный выход которого соединен с входом блока индикации, выходы задани  величины задержки и типа индицируемой иМформации блока задани  режимов соединены соответственно с информационным входом счетчика тактов и управл ющим входом первого мультиплексора , выход разрешени  покомандной работы блока задани  режимов соединен с вторым входом первого элемента И, выход которого соединен с входом разрешени  счета счетчика тактов, выход третьего элемента И соединен с входом записи регистра адреса, выход которого соединен с первым информационным входом первого мультиплексора, выход которого соединен с информационным входом егистра индикации, о т л и ч а юе е с   тем, что, с целью ускоени  процесса отладки, в устройство введены второй и третий мультиплексоры , счетчик циклов, одноразр дный блок пам ти и блок пам ти программ, причем адресный вход устройства и адресный выход блока задани  режиов соединены соответственно с перым и вторым информационными входами второго мультиплексора, выход которого соединен с вторым информационным входом первого мультиплексора, информационным входом регистраадре са, адресными входами одноразр дного блока пам ти и блока пам ти программ , выход которого соединен с третьим информационным ВХОДОМ перво го мультиплексора, с первым информационньм входом третьего мультиплексора и  вл етс  адресным выходом устройства, группа информационных выходов блока задани  режимов соеди нена с второй группой информационных входов третьего мультиплексора, первый выход и группа выходов которого соединены соответственно с вхо дом данных одноразр дного блока пам ти и группой информационных вхо дов блока пам ти программ, первый и второй выходь обращени  блока задани  режимов соединены с входами разрешени  выборки.соответственно

   2754526

   одноразр дного блока пам ти и блока пам ти программ, выход одноразр дного блока пам ти соединен с информационным входом счетчика такс тов и с входом третьего элемента И, вход признака записи устройства соединен с входами записи одноразр дного блока пам ти и блока пам ти программ, выход управлени  направле )0 нием передачи адреса блока задани  режимов соединен с управл ющими входами второго и третьего коммутаторов , выход задани  количества циклов блока задани  режимов соединен

   15 с информационным входом счетчика циклов, выход генератора одиночных импульсов и выход второго элемента И соединены соответственно с входом записи и счетным входом счетчика

   20 циклов, выход которого соединен с единичным входом триггера приостанова .