SU1478249A1 - Устройство дл индикации - Google Patents

Устройство дл индикации Download PDF

Info

Publication number
SU1478249A1
SU1478249A1 SU874223519A SU4223519A SU1478249A1 SU 1478249 A1 SU1478249 A1 SU 1478249A1 SU 874223519 A SU874223519 A SU 874223519A SU 4223519 A SU4223519 A SU 4223519A SU 1478249 A1 SU1478249 A1 SU 1478249A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
information
decoder
Prior art date
Application number
SU874223519A
Other languages
English (en)
Inventor
Александр Анатольевич Вяльшин
Михаил Иванович Недужко
Original Assignee
Специальное Конструкторское Бюро "Виброприбор" , Г.Таганрог
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро "Виброприбор" , Г.Таганрог filed Critical Специальное Конструкторское Бюро "Виброприбор" , Г.Таганрог
Priority to SU874223519A priority Critical patent/SU1478249A1/ru
Application granted granted Critical
Publication of SU1478249A1 publication Critical patent/SU1478249A1/ru

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах отображени  информации. Цель изобретени  - упрощение устройства и повышение надежности его работы. Поставленна  цель достигаетс  тем, что в устройство, содержащее блок пам ти 8, мультиплексор 12, регистры 13, блоки согласовани  группы 14, индикаторы 15, блок согласовани  16, первый 4 и второй 17 дешифраторы, первый 9 и второй 11 счетчики, генератор импульсов 6, формирователь импульсов 10, введены счетный триггер 5 и элемент И 7, что обеспечивает управление работой устройства с помощью двух адресных комбинаций, исключение высвечивани  ложной информации во врем  перезаписи информации в регистры, исключение сбоев в устройстве за счет технологического разброса быстродействи  примен емых при реализации элементов путем синхронизации работы управл емого генератора импульсов импульсом с выхода формировател  импульсов. 1 ил.

Description

Изобретение относится к вычисли- , тельной технике и может быть использовано в устройствах отображения информации.
Цель изобретения - упрощение устройства и повышение надежности его работы.
На чертеже представлена схема предлагаемого устройства.
Устройство содержит информационный 1, управляющий 2, адресный 3 входы, первый дешифратор 4, счетный триггер 5, генератор 6 тактовых импульсов, элемент И 7, блок 8 памяти, первый счетчик 9, формирователь 10 импульсов, второй счетчик 11, мультиплексор 12, регистры 13^- 13п, блоки 144 - 14^ согласования группы, индикаторы 15, блок 16 согласования, второй дешифратор 17.
Устройство работает следующим образом.
Счетный триггер устанавливается в исходное состояние импульсом с выхода дифференциальной цепочки, подключенной к его установочному входу при включении питания.
В исходном состоянии на выходе счетного триггера 5 установлен нулевой потенциал, который поступает на первый вход управляемого генератора 6 импульсов и второй вход формирователя 10 импульсов и удерживает на их выходах единичные потенциалы.
Единичный потенциал с выхода управляемого генератора 6 импульсов поступает на первый вход элемента И 7 и второй вход мультиплексора 12, запирает его и не препятствует прохождению через него сигналов с первого выхода второго дешифратора 17, соединенного с вторым входом элемента И 7.
Единичный потенциал с выхода формирователя 10 импульсов поступает на второй вход управляемого генератора 6 „ импульсов и на вход выбора первого дешифратора и запирает его,.
На выходах второго дешифратора 17 в исходном состоянии присутствуют единичные потенциалы, первый счетчик 9 и второй счетчик 11 установлены в нулевые состояния. Начинается цикл записи исходной информации в блок 8 памяти. На адресном входе 3 устанавливается первая кодовая комбинация. (первый адрес), на информационном входе 1 устанавливается ин формация , подлежащая записи в ячейку с нулевым адресом блока 8 памяти. Адрес ячеек блока 8 памяти формируется на первых выходах первого счетчика 9 и второго счетчика 11 и поступает на его адресные входы.
С появлением на входе 2 устройства сигнала записи на первом выходе дешифратора 17 устанавливается сигнал нулевого потенциала, который поступает на управляющий вход блока 8 памяти и записывает в его соответствующую ячейку информацию с информационного входа 1. После окончания действия на входе 2 сигнала записи на первом выходе второго дешифратора 17 устанавливается сигнал единичного потенциала. Переход сигнала на первом выходе второго дешифратора 17 из нулевого потенциала в единичный прекращает режим записи блока 8 памяти и через элемент И 7 формируется на втором входе второго счетчика 11, тем самым увеличивая его содержимое на единицу. При переполнении второго счетчика 11 сигнал с его второго выо.
хода поступает на тактовый вход пер1 вого счетчика 9 и также увеличивает его содержимое на единицу. Таким образом, на первых выходах второго счетчика 11 и первого счетчика 9 сформирован адрес следующей ячейки блока 8 памяти. Цикл записи повторяется нужное количество раз, причем кодовая комбинация на адресном входе 3 остается неизменной.
Для перевода устройства индикации в автоматический режим работы на адресном входе 3 устанавливается вторая кодовая комбинация (второй адрес). На время действия сигнала на входе 3 на втором выходе второго дешифратора 17 устанавливается сигнал нулевого потенциала, который поступает на счетный вход счетного триггера 5 и на первые входы первого счетчика 9 и второго счетчика 11, устанавливая последние в нулевые состояния. В момент перехода сигнала на втором выходе второго дешифратора 17 из нулевого потенциала в единичный снимается сигнал предустановки с первых входов первого счетчика 9 и второго счетчика 11 и изменяется состояние счетного триггера 5, т.е на его выходе устанавливается сигнал единичного потенциала и разрешается ра3
1478249.
бота управляемого генератора 6 импульсов и формирователя 10 импульсов.
Поступающим на второй вход мультиплексора 12 переходом сигнала с выхо- $ да управляемого генератора 6 импульсов из единичного потенциала в нулевой информация из ячейки блока 8 памяти с нулевым адресом записывается в первый регистр 13. Ю
С переходом сигнала на выходе управляемого генератора 6 импульсов из нулевого потенциала в единичный аналогичным образом изменяется сигнал на выходе элемента И 7, что приводит к увеличению содержимого второго счетчика 11 на единицу , а при его переполнении первого счетчика 9 на единицу, т.е, установлен адрес следующей ячейки блока 8 памяти, 20
Аналогичным образом происходят запись в регистры 134 - 13п и выбор следующей ячейки блока 8 памяти. Как только во все η регистров 134 - 13ц записана информация, наступает пере- 25 полнёние второго счетчика 11-, сигнал переполнения второго выхода которого поступает на тактовый вход первого счетчика 9, увеличивая его содержимое на единицу, и на первый jq вход формирователя 10 импульсов, бинацию, соответствующую второму адресу. По окончании действия сигнала на управляющем входе 2 первый счетчик 9 и второй счетчик 11 будут установлены в нулевые состояния, на выходе счетного триггера 5 будет установлен сигнал нулевого потенциала, устройство готово к циклу записи информации в блок 8 памяти.
Таким образом, применение предлагаемого устройства позволит сократить аппаратурные затраты на его реализацию за счет исключения из устройства двух элементов И-НЕ и уменьшения количества адресных комбинаций, необходимых для управления устройством.
Реализация режима отключения первого дешифратора 4 на время записи информации в регистры 134 - 13ц и на время записи информации в блок 8 памяти исключает появление на индикаторах 15 ложной информации.
Управляемый генератор 6 импульсом с выхода формирователя 10 импульсов исключает возможность появления сбоев в устройстве за счет технологи-: ческого быстродействия разброса применяемых элементов.
на выходе которого появляется импульс нулевого потенциала, который, поступая на второй вход управляемого генератора 6 импульсов, останавливает его и, поступая на вход выбора первого дешифратора 4, разрешает его работу.
Информация с регистров 13< - 13и через блоки 144 - 14п согласования группы поступает на информационные входы индикаторов 15. Код номера столбца индикаторов 15, определяемый содержимым первого счетчика 9, дешифрируется первым дешифратором 4 и через блок 16 согласования поступает на соответствующий вход индикаторов 15 и засвечивает соответствующий столбец. После окончания действия сиг35

Claims (1)

  1. Формула изобретения
    Устройство для индикации, содер- жащее блок памяти, информационные входы которого являются информационными входами устройства, а выходы соединены с информационными входами регистров, управляющие входы которых подключены к выходам мультиплексора, а выходы соединены с входами блоков согласования группы, выходы которых подключены й информационным ... входам индикаторов, управляющие входы которых подключены к выходам блока согласования, входы которого соединены с выходами первого дешифратора, информационные входы которого соединала нулевого потенциала на выходе формирователя 10 импульсов отключается первый дешифратор 4 по входу выбора, начинает работу управляемый генератор 6 импульсов.
    Цикл засветки очередного столбца аналогичен описанному.
    Для обновления информации в устройстве для индикации необходимо на адресный вход 3 подать кодовую ком нены с выходами первого счетчика ис адресными входами первой группы блока памяти, управляющий вход которого соединен с первым выходом второго дешифратора, управляющий вход ко торого является управляющим-входом устройства, а. информационные входы адресным входом устройства, адресные входы второй группы соединены с информационными входами мультиплексора и с выходами группы второго счетчика, выход переполнения которого соединен с информационным входом формирователя импульсов и с тактовым входом первого счетчика, установочные входы первого и второго счетчиков соединены с вторым выходом второго дешифратора, генератор тактовых импульсов, отличающееся тем, что, с целью упрощения и повышения надежности устройства, оно содержит элемент И и счетный триггер., тактовый вход которого соединен с вторым выходом второго дешифратора, а выход соединен с управляющим входом формирователя импульсов и первым управляющим входом генератора тактовых 5 импульсов, второй управляющий вход которого соединен с выходом формирователя импульсов и с управляющим входом первого дешифратора, первый вход элемента И подключен к первому Ю выходу второго дешифратора, а второй вход соединен с управляющим входом мультиплексора и выходом генера тора тактовых импульсов, выход элемента И подключен к тактовому входу 15 второго счетчика.
SU874223519A 1987-02-04 1987-02-04 Устройство дл индикации SU1478249A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874223519A SU1478249A1 (ru) 1987-02-04 1987-02-04 Устройство дл индикации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874223519A SU1478249A1 (ru) 1987-02-04 1987-02-04 Устройство дл индикации

Publications (1)

Publication Number Publication Date
SU1478249A1 true SU1478249A1 (ru) 1989-05-07

Family

ID=21295939

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874223519A SU1478249A1 (ru) 1987-02-04 1987-02-04 Устройство дл индикации

Country Status (1)

Country Link
SU (1) SU1478249A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
МикроЭВМ./Под ред. А.Дирксена. -М.:Энергоиэдат, 1982, с. 74-76. Авторское свидетельство СССР № 1275523, кл. G 09 G 3/20, 1984, (прототип). *

Similar Documents

Publication Publication Date Title
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR840006851A (ko) 데이타 자동연속 처리회로
SU1478249A1 (ru) Устройство дл индикации
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU1275523A1 (ru) Устройство дл индикации
SU1275452A1 (ru) Устройство дл отладки программ
SU1494007A1 (ru) Устройство адресации пам ти
GB851418A (en) Improvements relating to digital computers
SU1278869A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
SU1300474A1 (ru) Логический анализатор
JPS54145444A (en) Control system of buffer memory
SU1591015A1 (ru) Устройство для контроля электронных блоков
SU1605208A1 (ru) Устройство дл формировани контрольных тестов
SU576588A1 (ru) Устройство дл цифровой магнитной записи
SU1619410A1 (ru) Преобразователь кодов
SU1606972A1 (ru) Устройство дл сортировки информации
SU1280636A1 (ru) Устройство дл отладки программ
RU2041473C1 (ru) Логический пробник
SU1280600A1 (ru) Устройство дл ввода информации
SU1605222A1 (ru) Устройство дл ввода информации
SU1492473A1 (ru) Счетное устройство
SU1368880A1 (ru) Устройство управлени
SU1325482A2 (ru) Устройство дл обнаружени ошибок в параллельном п-разр дном коде
SU1608675A1 (ru) Устройство дл контрол выполнени программ ЭВМ
SU1432532A1 (ru) Буферное запоминающее устройство